Analyse und Entwurf von integrierter CMOS Hochvoltelektronik in Niedervolttechnologien

点击翻译按钮获取中文摘要

Moderne CMOS Technologien stoßen immer weiter in Richtung des physikalisch machbaren vor, getrieben von der Integration digitaler Schaltungen und Speicher. Stand der Technik sind 28nm [28], Stand der Forschung 22nm CMOS Transistoren. Mit 1-2 Technologieknoten Abstand folgt den digitalen Technologieoptionen auch die analoge Schaltungstechnik (zur Zeit 45/65nm), die z.B. zur Realisierung der Schnittstellen sowie für echte „Integrierte Systeme“ (SOCs) wie RF-Transceiver benötigt werden. Weitere 1-2 Technologieknoten entfernt (zur Zeit 130/180nm) werden die vorhandenen Prozesse um weitere Optionen verbessert, wie z.B. hochvolt-fähige Transistoren. Diese erweiterte Auswahl an Schaltungen ist heute unter dem Begriff „more than Moore“ bekannt – also die Erweiterung des Einsatzgebietes von CMOS Technologien.Der Nachteil dieser Prozessentwicklung ist, dass solche Technologieoptionen erst Jahre nach der Einführung des Technologieknotens zur Verfügung stehen. Um die Möglichkeiten insbesondere hochvoltfähiger Schaltungen vorher nutzen zu können, wurden in den vergangenen Jahren Schaltungstechniken eingeführt, die – unter anderem durch angepasste Arbeitspunkteinstellung und gegen Überspannung selbstschützende Strukturen – HV Schaltungen in Niedervolt-Technologien ermöglichen.Diese Techniken wurden jedoch nur für die jeweilig benutzte Technologie realisiert, und es fehlt maßgeblich an einer durchgängigen Entwurfsmethodik, die optimalerweise auf alle Technologien reproduzierbar anwendbar ist.Diesem Anspruch soll das vorgeschlagene Projekt Rechnung tragen. Wir wollen ausgehend von den Erfahrungen der Antragsteller im Bereich des HV Entwurfs einen grundlegenden Beitrag zur Systematisierung des HV Schaltungsentwurfs in LV Technologien erarbeiten. Dazu werden wir technologieübergreifende Parameter definieren, und diese zur HV Realisierung von elektronischen Grundschaltungen heranziehen – was in einfachen oder sogar automatisierbaren Entwurfsregeln mündet. Die Grundschaltungen werden danach in komplexere analoge HV Schaltungen überführt, und deren HV Tauglichkeit bei Einhaltung der gefundenen Regeln validiert. Bei diesem Vorgehen werden wir außerdem eine Methode zur simulatorischen Überprüfung vorgegebener Stressparameter entwickeln, die möglichst allgemeingültig in verschiedenen CMOS Technologien einsetzbar ist. Diese Arbeiten werden eine allgemein einsetzbare Kombination von aggressiver CMOS Skalierung mit neuen HV Funktionalitäten im Sinne des „More than Moore“ erlauben.Die Zusammenführung der Expertisen der Antragsteller auf dem Gebiet HV CMOS Schaltungen im Bereich drahtloser, integrierter Systeme sowie Modellierung mit Beschreibungssprachen (Ortmanns) und HV Kompatibilität in LV Technologien sowie Power Management (Killat) ermöglicht dabei eine grundlegende und thematisch übergreifende Arbeit in dem vorgeschlagenen Forschungsprojekt.