权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Formal methods for the generation of power-safe test sets for digital circuits

生成数字电路电源安全测试装置的形式方法

基本信息

批准号：
290826165
负责人：
Professor Dr. Rolf Drechsler, since 10/2017
金额：
--
依托单位：
Arbeitsgruppe Rechnerarchitektur und Zuverlässige Eingebettete Systeme
依托单位国家：
德国
项目类别：
Research Grants
财政年份：
2016
资助国家：
德国
起止时间：
2015-12-31 至 2018-12-31
项目状态：
已结题

来源：
https://gepris.dfg.de/gepris/projekt/290826165?language=en
关键词：
Formal methods generation power safe

项目摘要

The aim of this project is the development of a methodology for the generation of a power-safe test set for the production test of digital circuits. The test set should comply to the functional power specification of the circuit and prevent faults based on non functional power usage. Additionally, the test set should cover faults caused by high functional power peaks. Fault coverage loss should be prevented. A special focus should lie on the integration of layout information, which enables the incooperation of regional switching activity to prevent local IR drop. In order to guarantee a high fault coverage for hard to test circuits, SAT-based (optimization) methods should be developed as the underlying ATPG engine. It is assumed that these methods are able to process the large number of additional constraints more efficiently and, consequently, generate tests of higher quality than structural ATPG algorithms.

该项目的目的是开发一种方法来生成用于数字电路生产测试的电源安全测试装置。测试装置应符合电路的功能电源规范，并防止基于非功能电源使用的故障。此外，测试装置应涵盖由高功能功率峰值引起的故障。应防止故障覆盖损失。应特别关注布局信息的集成，这使得区域切换活动能够相互配合，以防止局部 IR 压降。为了保证难以测试电路的高故障覆盖率，应开发基于 SAT（优化）的方法作为底层 ATPG 引擎。假设这些方法能够更有效地处理大量附加约束，从而生成比结构 ATPG 算法更高质量的测试。

项目成果

期刊论文数量（6）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

SAT-based post-processing for regional capture power reduction in at-speed scan test generation

基于 SAT 的后处理，可降低全速扫描测试生成中的区域捕获功率

DOI：
10.1109/ets.2016.7519327
发表时间：
2016
期刊：
2016 21th IEEE European Test Symposium (ETS)
影响因子：
0
作者：
S. Eggersglüß;K. Miyase;X. Wen
通讯作者：
X. Wen

Machine learning based test pattern analysis for localizing critical power activity areas

基于机器学习的测试模式分析，用于本地化关键电力活动区域

DOI：
10.1109/dft.2017.8244464
发表时间：
2017
期刊：
2017 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT)
影响因子：
0
作者：
H. Dhotre;S. Eggersglüß;M. Dehbashi;U. Pfannkuchen;R. Drechsler
通讯作者：
R. Drechsler

Machine Learning-based Prediction of Test Power

基于机器学习的测试功率预测

DOI：
10.1109/ets.2019.8791548
发表时间：
2019
期刊：
2019 IEEE European Test Symposium (ETS)
影响因子：
0
作者：
H. Dhotre;S. Eggersglüß;K. Chakrabarty;R. Drechsler
通讯作者：
R. Drechsler

On Optimization-Based ATPG and Its Application for Highly Compacted Test Sets

DOI：
10.1109/tcad.2016.2552822
发表时间：
2016-12
期刊：
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
影响因子：
2.9
作者：
Stephan Eggersglüß;K. Schmitz;Rene Krenz-Baath;R. Drechsler
通讯作者：
Stephan Eggersglüß;K. Schmitz;Rene Krenz-Baath;R. Drechsler

Formal Test Point Insertion for Region-based Low-Capture-Power Compact At-Speed Scan Test

用于基于区域的低捕获功耗紧凑型全速扫描测试的正式测试点插入