Implementation of Shared Vector Register SoC FPGA for Machine Learning under IoT Environment

点击翻译按钮获取中文摘要

本研究においては、（１）デュアルポートレジスタの実装とレジスタ経由による遅延の評価、（２）データ転送速度向上のためのベクトルレジスタ実装と転送速度の評価、（３）アクセラレータ機能の実装と機械学習パフォーマンスの評価、の３つの研究項目を挙げている。そのために、RISC-Vを内部プロセッサとして実装し、プロセッサとアクセラレータ間においては、プロセッサ内のレジスタをデュアルポート化し、プロセッサがメモリからロードしたデータや演算処理を行ったディスティネーションレジスタを直接FPGAに高速に供給し、さらには演算結果を効率よく収集する方式を設計・実装する。2年目にあたる2022年度では、上記研究項目の中の（１）において設計した、RISC-Vのマイクロアーキテクチャをベースとし、（２）におけるベクトルレジスタを用いた転送速度の評価を行うため、シミュレーション環境を構築した。LLVMコンパイラの出力する実行コードを動作させ、提案方式の有効性の確認した。次年度に向けて、AIアプリケーションとしてはディープニューラルネットワーク（DNN）で用いられる積和演算の高速化のためのアクセラレータの実装を進めた。ベースとなるRISC-VプロセッサにSMT機能を追加して実装・評価を行い、その成果は国際会議において発表し、Best Poster Award を受賞した。提案手法のFPGA実装に関しては、2022年6月開催の電子情報通信学会リコンフィギャラブルシステム研究会において発表を行い、シミュレーションによる評価に関しては、2023年3月開催の、合同研究会ETNETにおいて発表を行った。