IC Test Method Based on Charge Volume Injected from a Power Supply Circuit within a Timing Window
IC Test Method Based on Charge Volume Injected from a Power Supply Circuit within a Timing Window
批准号:
15K12002
负责人:
Hashizume Masaki
金额:
$1.83万
依托单位国家:
日本
项目类别:
Grant-in-Aid for Challenging Exploratory Research
财政年份:
2015
资助国家:
日本
项目状态:
已结题
起止时间:
2015-04-01 至 2017-03-31
中文摘要
点击翻译按钮获取中文摘要
英文摘要
期刊论文(11)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
A Built-in Test Circuit for Injected Charge Tests of Open Defects in CMOS ICs
一种用于 CMOS IC 开路缺陷注入电荷测试的内置测试电路
DOI:
--
发表时间:
2016
期刊:
Proc. of International Technical Conference on Circuits/Systems, Computers and Communications 2016
影响因子:
--
作者:
[Kouhei Ohtani, Daisuke Suga, Hiroyuki Yotsuyanagi and Masaki Hashizume]
通讯作者:
Hiroyuki Yotsuyanagi and Masaki Hashizume
A Power Supply Circuit for Interconnect Tests Based on Injected Charge Volume of 3D IC
基于3D IC注入电荷量的互连测试电源电路
DOI:
--
发表时间:
2016
期刊:
Proc. of IEEE CPMT Symposium Japan 2016
影响因子:
--
作者:
[Kouhei Ohtani, Masaki Hashizume, Daisuke Suga, Hiroyuki Yotsuyanagi and Shyue-Kung Lu]
通讯作者:
Hiroyuki Yotsuyanagi and Shyue-Kung Lu
Electrical Test for Open Defects in CMOS ICs by Injected Charge
通过注入电荷对 CMOS IC 中的开路缺陷进行电气测试
DOI:
--
发表时间:
2015
期刊:
Proc. of International Technical Conference on Circuits/Systems, Computers and Communications 2015
影响因子:
--
作者:
[Daisuke Suga, Hiroyuki Yotsuyanagi, Hiroyuki Yotsuyanagi and Masaki Hashizume]
通讯作者:
Hiroyuki Yotsuyanagi and Masaki Hashizume
Electrical Interconnect Test Method of 3D ICs by Injected Charge Volume
通过注入电荷量进行 3D IC 的电气互连测试方法
DOI:
10.1109/3dic.2015.7334588
发表时间:
2015
期刊:
Proc. of IEEE 3D System Integration Conference 2015
影响因子:
--
作者:
[Daisuke Suga, Masaki Hashizume, Hiroyuki Yotsuyanagi and Shyue-Kung Lu]
通讯作者:
Hiroyuki Yotsuyanagi and Shyue-Kung Lu
IDDT出現時間を用いる断線故障検査法の伝搬不能故障検出に対する有効性調査
研究使用 IDDT 出现时间进行非传播故障检测的开路故障测试方法的有效性
DOI:
--
发表时间:
2016
期刊:
影响因子:
--
作者:
[三好 大地, 四柳 浩之, 橋爪 正樹]
通讯作者:
橋爪 正樹
共 11 条
海外基金