Architecture and Circuit-Level Co-Design for Low-Power High-Performance Microprocessor

低功耗高性能微处理器的架构和电路级协同设计

• 批准号: 18200002
• 负责人: NAKAMURA Hiroshi
• 金额: $ 31.28万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (A)
• 财政年份: 2006
• 资助国家: 日本
• 起止时间: 2006 至 2008
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-18200002/
• 关键词: 低消費電力; 動的リーク電力; パワースイッチ; 命令実行制御; 命令時効制御

本研究では、パワースイッチと呼ばれる回路技術を活用したパワーゲーティング手法を用いて、高性能プロセッサの低消費電力化を実現することを目指した研究を遂行した。回路技術とアーキテクチャ、コンパイラという異なる設計階層間の協調により電源制御を統合的に行なった点が特徴である。それぞれの階層間が協調して低電力化を達成するための基盤技術として、パワーゲーティングを有効活用するための命令レベルにおける制御手法、コードの解析によるソフトウェアからの指示に基づくパワーゲーティングを実現するコンパイラ手法、パワースイッチによる空間的・時間的なオーバーヘッドを低減する回路技術の開発を行なった。また、シミュレーション評価によりこれらの手法がプロセッサのリーク電力を大幅に削減可能であることを示した。

This study で は, パ ワ ー ス イ ッ チ と shout ば れ る circuit technology を use し た パ ワ ー ゲ ー テ ィ ン グ gimmick を with い て, high-performance プ ロ セ ッ サ の low consumption power を be presently す る こ と を refers し を た research carries out し た. Circuit technology と ア ー キ テ ク チ ャ, コ ン パ イ ラ と い う different な る の coordination between design class に よ り power suppression を integrative line に な っ た point が, 徴 で あ る. そ れ ぞ れ の が coordination between class し て low power を reached す る た め の base plate technology と し て, パ ワ ー ゲ ー テ ィ ン グ を have sharper use す る た め の command レ ベ ル に お け る equestrian method, コ ー ド の parsing に よ る ソ フ ト ウ ェ ア か ら の instructions に base づ く パ ワ ー ゲ ー テ ィ ン グ を be presently す る コ ン パ イ ラ gimmick, パ ワ ー ス イ ッ チ に Youdaoplaceholder0 space · time な なった バ バ ヘッドを ヘッドを low reduction する loop technology <s:1> development を line なった. ま た, シ ミ ュ レ ー シ ョ ン review 価 に よ り こ れ ら の gimmick が プ ロ セ ッ サ の リ ー ク power を に sharply cut may で あ る こ と を shown し た.

项目成果

ランタイムパワーゲーティングをテ寄与した乗算器を用いた消費電力に影響する要因の解析

使用有助于运行时功率门控的乘法器分析影响功耗的因素

• 发表时间: 2007
• 期刊: 電子情報通信学会VLD/ICD研究会 VLD2006-154
• 作者: 武田清大;香嶋俊裕;白井利明;大久保直昭;宇佐美公良
• 通讯作者: 宇佐美公良

Delay Modeling and Critical-path Delay Calculation for MTCMOS Circuits, IEICE Transactions on Fundamentals of Electronics

MTCMOS 电路的延迟建模和关键路径延迟计算，IEICE Transactions on Fundamentals of Electronics

• 发表时间: 2006
• 期刊: Communications and Computer Sciences Vol.E89-A, NO.12
• 作者: 平山孝弘;荒川伸一;村田正幸;N. Ohkubo and K. Usami
• 通讯作者: N. Ohkubo and K. Usami

走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作

驱动期间应用功率门控的低功耗乘法器的物理设计和原型

• 发表时间: 2006
• 期刊: 電子情報通信学会研究会デザインガイア VLD2006-74
• 作者: 武田清大;香嶋俊裕;大久保直昭;白井利明;宇佐美公良
• 通讯作者: 宇佐美公良

トラクションコントロール実行:CMP 向けプロセス実行制御方式の提案

牵引力控制执行：CMP的过程执行控制方法的提案

• 发表时间: 2008
• 期刊: 情報処理学会論文誌:コンピューティングシステム Vol.1, No.2
• 作者: 近藤正章;佐々木広;中村宏
• 通讯作者: 中村宏

低電圧パワーゲーティング回路の遅延ばらつき解析

低压电源门控电路时延变化分析

• 发表时间: 2009
• 作者: 白井利明;宇佐美公良
• 通讯作者: 宇佐美公良