权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

3次元集積Ge/III-V CMOSに向けた素子技術基盤の構築

构建 3D 集成 Ge/III-V CMOS 的元件技术基础设施

基本信息

批准号：
17H01260
负责人：
高木信一
金额：
$ 28.45万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (A)
财政年份：
2017
资助国家：
日本
起止时间：
2017-04-01 至 2018-03-31
项目状态：
已结题

项目摘要

(1) layer transferによるチャネル形成技術・・・3次元スタックIII-V/Ge CMOS構造形成の基礎となるlayer transfer技術について、InAsに対して、smart cutのための水素イオン注入条件について具体的に検討し、過去の文献による結果と予算額の両面から、室温において5E16 cm-2を中心ドーズとして検討をすることとした。また、表面保護層の膜厚を決定するために、イオン注入シミュレーションにより、注入水素のピーク位置を評価し、イオン注入エネルギーと表面保護膜厚の妥当性を確認した。また、smart cutが実現できることの評価指標として、顕微鏡によりBlisterの発生量を観察することが有効であることが分かった。(2)低温SD形成と3次元CMOSコテクティビティ技術・・・本提案を実現する上で重要なIII-V族半導体金属合金層について、適切な金属材料探索を開始した。(3)高品質MOS界面形成技術・・・GeとInAsに対して、低欠陥で信頼性の高いMOSゲートスタックと界面形成技術の開発を進めた。具体的には、Ge MOS界面制御に関し、GeOx改質技術として、Al2O3形成前と形成後のプラズマ酸化による界面特性の違いを検討し、種々のhigh k 絶縁膜を用いて界面特性を検討した。結果として、形成前酸化で遅い界面欠陥が減少すること、形成前酸化＋Al2O3の組み合わせによって、遅い界面欠陥の密度が最小化されることを見出した。また、一方、InAsに対しては、MOS界面制御技術として、HF前処理が価電子帯近傍の界面準位に当たる影響を調べ、S処理に対する優位性を確認した。

(1)Layer transfer technology for the formation of III-V/Ge CMOS structures: basic layer transfer technology for the formation of III-V/Ge CMOS structures: InAs, smart cut and injection conditions: detailed analysis of the results of previous literature: surface analysis, room temperature, 5E16 cm-2, center analysis To determine the thickness of the surface protective layer, to evaluate the position of the injected water, to confirm the appropriateness of the thickness of the surface protective layer. The smart cut has been implemented and the evaluation index has been detected. (2)Low temperature SD formation and 3-D CMOS technology. This proposal has been realized on the important III-V semiconductor metal alloy layer, and the exploration of appropriate metal materials has begun. (3)Development of high quality MOS interface formation technology with low defect and high reliability Specific aspects of Ge MOS interface control, GeOx modification technology, Al2 O 3 formation before and after the formation of high k dielectric film interface characteristics are discussed. The results showed that the density of the interface deficit before acidification decreased, and the density of the interface deficit before acidification + Al2O3 was minimized. For example, if the interface control technology of MOS and HF pre-processing is used, the interface alignment of the electron beam and S processing will be adjusted accordingly.