3次元集積Ge/III-V CMOSに向けた素子技術基盤の構築

构建 3D 集成 Ge/III-V CMOS 的元件技术基础设施

基本信息

批准号：
17H01260
负责人：
高木信一
金额：
$ 28.45万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (A)
财政年份：
2017
资助国家：
日本
起止时间：
2017-04-01 至 2018-03-31
项目状态：
已结题

项目摘要

(1) layer transferによるチャネル形成技術・・・3次元スタックIII-V/Ge CMOS構造形成の基礎となるlayer transfer技術について、InAsに対して、smart cutのための水素イオン注入条件について具体的に検討し、過去の文献による結果と予算額の両面から、室温において5E16 cm-2を中心ドーズとして検討をすることとした。また、表面保護層の膜厚を決定するために、イオン注入シミュレーションにより、注入水素のピーク位置を評価し、イオン注入エネルギーと表面保護膜厚の妥当性を確認した。また、smart cutが実現できることの評価指標として、顕微鏡によりBlisterの発生量を観察することが有効であることが分かった。(2)低温SD形成と3次元CMOSコテクティビティ技術・・・本提案を実現する上で重要なIII-V族半導体金属合金層について、適切な金属材料探索を開始した。(3)高品質MOS界面形成技術・・・GeとInAsに対して、低欠陥で信頼性の高いMOSゲートスタックと界面形成技術の開発を進めた。具体的には、Ge MOS界面制御に関し、GeOx改質技術として、Al2O3形成前と形成後のプラズマ酸化による界面特性の違いを検討し、種々のhigh k 絶縁膜を用いて界面特性を検討した。結果として、形成前酸化で遅い界面欠陥が減少すること、形成前酸化＋Al2O3の組み合わせによって、遅い界面欠陥の密度が最小化されることを見出した。また、一方、InAsに対しては、MOS界面制御技術として、HF前処理が価電子帯近傍の界面準位に当たる影響を調べ、S処理に対する優位性を確認した。

（1）使用图层传输技术的通道形成技术，这是形成3D堆栈IIII-V/GE CMOS结构的基础，我们将专门研究用于INAS的SMART CUT的氢离子植入条件，并基于过去的文献和预算金额的结果，我们将考虑在室温下的5E16 CM-2中心剂量。此外，为了确定表面保护层的厚度，通过离子植入模拟评估了植入氢的峰位置，并确认了离子植入能的有效性和表面保护膜的厚度。还发现，观察使用显微镜作为智能切割的评估指标产生的水泡量是有效的。（2）低温SD形成和3D CMOS战术技术：我们已经开始寻找用于IIII-V半导体金属合金层的合适的金属材料，这对于实现该建议很重要。（3）高质量的MOS界面形成技术：我们一直在为GE和INAS开发低接收和高度可靠的MOS栅极堆栈和界面形成技术。具体而言，关于GE MOS界面控制，作为GEOX改革技术，研究了在Al2O3形成之前和之后由于血浆氧化引起的界面特征差异，并使用各种高K绝缘膜检查了界面特性。结果，我们发现预形成氧化可减少慢速界面缺陷，并且预形成氧化 + AL2O3的组合最大程度地减少了慢速界面缺陷的密度。另一方面，对于INA，作为MOS界面控制技术，研究了HF预处理对价带附近界面状态的影响，并确认了与S处理相比。