权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

半導体-金属原子界面層の電界放射・イオン顕微鏡による評価

使用场发射和离子显微镜评估半导体-金属原子界面层

基本信息

批准号：
06236225
负责人：
奥野公夫
金额：
$ 0.32万
依托单位：
Nagasaki Institute of Applied Science
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research on Priority Areas
财政年份：
1994
资助国家：
日本
起止时间：
1994 至无数据
项目状态：
已结题

项目摘要

当研究課題では、個々の原子のトンネル物性の立場から、下地金属表面上に真空蒸着されたSi単原子層膜の吸着構造、電子状態、Si-金属界面での構造および界面反応の原子レベルでの素過程について、超高真空用電界放射・イオン顕微鏡(FEM-FIM)法により調べられている。下地金属と蒸着Siの界面反応過程につて、室温でθ_<Sl>=1.5WLを局所蒸着後、過熱温度に対する仕事関数(Ф)の変化から調べられた。Si/Wについては、T>1200 Kで仕事関数は急激に減少し、T=1400-1600Kで安定なシリサイド合金層形成と共にФ _<Sl/W>〜4.7eVまで低下しする。一方、Si/MoではФ_<Sl/M0>はT>1000Kで急激に減少し、T=1200-1400 K で最低値Ф_<Sl/MoW>=4.5-4.7eVとなる。Si単原子層を低温で蒸着した場合の仕事関数は、下地バルクの値よりも〜0.3eV増加する(Ф_<Sl/W>=4.8eV、Ф_<Sl/Mo>=4.6eV,Ф_<Sl/Ta>=4.5eV)。そして、これらSi単原子層は下地W、Moの蒸発電圧強度V_0比べて、0.96-0.98V_0で電界脱離する。Siと下地Wの界面反応のFIM法による実験では、Si低温蒸着に於いてはSiは下地の最表面原子層の原子配列構造を乱さずに、Wの蒸発電界よりも低い値で電界脱離する。しかし、〜900Kで過熱されたSi/Wでは合金層形成が認められる。しかし、表面第一原子層を電界蒸発させた後、下地金属第二原子層目でほぼWの原子配列構造が現れ、下地の第三原子層目で完全な下地の原子配列構造が現れる。また、Wシリサイド層の仕事関数は4.6-4.7eVである。これらSi-金属系の基礎的実験を進めながら、更にミクロな電子的情報を得るためにこれらの実験と平行して電界放射エネルギー分析器(FEES)を構築中である。

The research topics include the adsorption structure, electronic state, structure of Si single atomic layer film evaporated in vacuum on the surface of underlying metal, atomic interaction process of Si single atomic layer film evaporated in vacuum, and ultra-high vacuum electron microscopic (FEM-FIM) method. The interface reaction process of evaporation of Si on the ground metal, θ_<Sl>=1.5WL at room temperature, and the number of factors (Φ) related to the evaporation temperature are changed. Si/W ratio decreases rapidly when T>1200 K, and stable alloy layer formation when T=1400-1600K. Si/Mo = Φ_<Sl/M0>= T>1000K = rapid excitation decreases T=1200-1400 K = minimum Φ_<Sl/MoW>=4.5-4.7eV T =1200- 1400 K. Si single atomic layer is evaporated at low temperature, depending on the number of times, the temperature of the ground is increased to ~ 0.3eV (Φ_<Sl/W>=4.8eV, Φ_<Sl/Mo>=4.6eV, Φ_<Sl/Ta>=4.5eV). The evaporation voltage intensity V_0 of W and Mo below the Si layer is 0.96 - 0.98V_0, and the separation voltage V_0 is 0.96-0.98V_0. Si and W interface reaction FIM method, Si low temperature evaporation, Si and W surface atomic layer atomic arrangement structure, evaporation of electric field, low temperature electric field separation Si/W alloy layer formation at ~ 900K After the first atomic layer of the surface is evaporated, the atomic arrangement structure of the second atomic layer of the lower metal is present, and the atomic arrangement structure of the third atomic layer of the lower metal is completely present. However, the power consumption of the W Sirisaidh layer is 4.6-4.7eV. The basic information of Si-metal system is obtained by parallel electron emission analyzer (FEES).