超高速マイクロ構造伝送配線の開発とRF駆動回路の研究

超高速微结构传输布线的开发及射频驱动电路的研究

• 批准号: 13025218
• 负责人: 益 一哉
• 金额: $ 40.51万
• 依托单位: Tokyo Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research on Priority Areas
• 财政年份: 2001
• 资助国家: 日本
• 起止时间: 2001 至 2003
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-13025218/
• 关键词: 集積回路; 信号伝送; GHzクロック; 高速信号処理; 多層配線; 伝送線路

微細化・高集積化されたSi集積回路は、高機能化の必然としてチップの大きさも1cmを越え、そのためデバイスそのものがたとえ高速動作しても、デバイスを接続する配線が動作速度を律速すると云う問題を抱えている。従来の信号伝送設計ならびに配線設計は「RC集中定数回路モデル」に基づいており、取り扱う信号の波長が対象とする回路の大きさ・寸法に比較して無視できなくなった時に考慮すべき「伝送線路」という概念がまったく取り入れられていない。本研究では、Si LSIチップ内、さらにはチップ間のGHz信号伝送を可能にする配線構造ならびにその低消費電力駆動回路技術を開発する。具体的には、Si集積回路内に適用可能なマイクロ構造RF伝送配線ならびにその駆動集積回路を開発する。平成15年度は、ペア線構造伝送線路配線とマイクロ構造GHz伝送およびRF駆動回路の設計・試作・評価を行う計画を立てた。CMOS0.35μmプロセスにおいて、差動線路の性能としては40Gbps、駆動回路を含めた評価では6Gbpsの高速信号伝送を達成した。クロストークノイズに強い伝送線路構造を考案し、隣接配線までの距離を小さくすることで、配線面積を72%削減することを可能とした。また、線路の抵抗損失による信号波形劣化を抑え、かつ差動回路における直流電流を低減する観点から、線路の特性インピーダンスは50Ωよりも大きく、100Ω程度としたほうが良いことを、回路設計の見地から明らかにした。

Microminiaturization, high integration, Si integrated circuits, high functionality, high speed operation, high speed wiring, high speed wiring, etc. The design of incoming signal transmission and distribution is based on the concept of RC centralized fixed number circuit, and the comparison of the wavelength of the signal and the size of the circuit is considered when considering the concept of "transmission line." This study aims to develop low power consumption power transmission loop technology for power transmission in Si LSI and power transmission between Si LSI and power transmission. Specific RF and Si integrated circuits may be applied to the RF transmission line and the dynamic integrated circuit. Heisei 15 years, the structure of the transmission line layout, the structure of GHz transmission line and RF dynamic circuit design, trial work, evaluation of the implementation plan established CMOS 0.35 μm differential circuit performance up to 40Gbps, dynamic loop evaluation up to 6Gbps high speed signal transmission achieved The distance between adjacent lines is small, and the area of the lines is reduced by 72%. Signal waveform degradation due to resistance loss of line, DC current reduction due to differential circuit, line characteristics due to 50Ω, 100Ω, and good circuit design.

项目成果

H.Ito, K.Nakamura, K.Okada, K.Masu: "High Density Differential Transmission Line Structure on Si USLI"IEICE Transactions on Electronics. Vol.E87-C No.6(To be published). (2004)

H.Ito、K.Nakamura、K.Okada、K.Masu：“Si USLI 上的高密度差分传输线结构”IEICE Transactions on Electronics。

H.Ito, K.Okada, K.Masu: "Low Crosstalk Differential Transmission Line Interconnect on Si ULSI"Advanced Metallization Conference. 9-10 (2003)

H.Ito、K.Okada、K.Masu：“Si ULSI 上的低串扰差分传输线互连”高级金属化会议。

M.Yamaguchi, Y.Yokoyama, S.Ikeda, T.Kuribara, K.Masu, K.Arai: "Equivalent circuit analysis of RF integrated inductors with/without ferromagnetic material"Jpn.J.Appl.Phys.. (To be published). (2003)

M.Yamaguchi、Y.Yokoyama、S.Ikeda、T.Kuribara、K.Masu、K.Arai：“带/不带铁磁材料的射频集成电感器的等效电路分析”Jpn.J.Appl.Phys..（待定）

Y.Yokoyama, T.Tsushima, K.Masu: "GHz Clock Distribution Using Transmission Line Interconnect -New Criteria for Circuit Evaluation"Advanced Metallization Conference 2001 : Asian Session, Tokyo. 52-53 (2001)

Y.Yokoyama、T.Tsushima、K.Masu：“使用传输线互连的 GHz 时钟分配 - 电路评估的新标准”2001 年高级金属化会议：亚洲会议，东京。

K.Masu: "Multilevel Interconnection in GHz ULSI"Proceedings of the Sixth China-Japan Symposium on Thin Films, Kunming Yunnan, China. 162 (2001)

K.Masu：“GHz ULSI 中的多级互连”第六届中日薄膜研讨会论文集，中国云南昆明。