半導体集積回路におけるシグナルインテグリティおよび信頼性に関する研究

半导体集成电路信号完整性与可靠性研究

• 批准号: 03J11088
• 负责人: 名倉 徹
• 金额: $ 1.15万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2003
• 资助国家: 日本
• 起止时间: 2003 至 2004
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-03J11088/
• 关键词: 半導体集積回路; シグナルインテグリティ; 信頼性; 電源ノイズ; di; dt; 基板ノイズ; スタブ

集積回路の大規模化・高速化によってLSIの電源線に流れる電流量が増大し、電源線の寄生素子によって発生するノイズ量は大きくなる。特に消費電流の急激な変化(di/dt)と電源線のインダクタンス成分によって引き起こされるdi/dtノイズは、今後の集積回路の高速化にとって深刻な問題となる。本研究では、電源線のdi/dtをオンチップで測定する回路方式を検討し、その回路を試作・測定してその有効性を実証した。また、本回路を用いて得られるdi/dtの値は基板ノイズと深い関係がある。1.di/dt測定回路方式の検討:電流変化が起こるとdi/dtに比例した磁界を発生する。電源線に流れるdi/dtを測定するために、磁界をピックアップして電圧に変換するコイルをLSIの内部に作り込み、そこに発生した電圧を取り出すことでdi/dtが測定可能である。2.回路設計・試作:テスト回路として疑似ランダムパターン発生回路と多段インバータを用い、VCOを内蔵して動作周波数を外部から容易に変化できるようにする。本テスト回路に対して上記のdi/dt測定回路を内蔵し、その実用性を検証した。VDECを通じてチップを試作した。3.評価1:テスト回路におけるdi/dtの値を測定する。出力は微小アナログ信号になるため、通常VDECで使用している評価用ボードは使用できない。手作りでボードやケーブルをアセンブリし、高周波用デジタルオシロスコープで測定し、6.3x10^9mA/sの精度でdi/dtが観測できた。4.基板ノイズ低減回路方式の検討:基板ノイズはグランドノイズよりも大きさは小さいが、ほぼ同じ波形を持つ。グランド線インピーダンスにおいてインダクタンス成分が主な場合、グランドノイズと基板ノイズはdi/dtに比例することになる。上記3.で実証したdi/dt測定回路の出力を増幅器に入力し、その出力電流を基板に注入することで、基板ノイズをキャンセルすることができる。5.回路設計・試作・評価2:テスト回路は上記2.使用したものとほぼ同じ回路が使用できる。VDECを通じてチップを試作した。測定系も同様に手作りする。本ノイズ低減回路を用いた場合の基板ノイズを測定したところ、34%の基板ノイズ低減効果が得られた。

Collection of integrated circuit の big scale, high speed に よ っ て LSI の power cord に flow れ る bigger flow が raised し, the power cord の parasitic element に よ っ て 発 raw す る ノ イ quantities ズ は き く な る. , current の nasty shock な に consumption - is changed (di/dt) と power cord の イ ン ダ ク タ ン ス composition に よ っ て lead き up こ さ れ る di/dt ノ イ ズ は, の set in the future high speed integrated circuit の に と っ て deep な problem と な る. This study で は, cord の di/dt を オ ン チ ッ プ で determination す を る loop way beg し 検, そ の loop を attempt, determination of し て そ の have sharper sex を card be し た. Youdaoplaceholder0. In this circuit, を uses て て to obtain られるdi/dt <s:1> values. The substrate ノ ズと ズと is deeply related to がある. The mode of the di/dt determination circuit is 検 and 検. The current change is が and starts with ると, the di/dtに ratio is た, and the magnetic boundary is を and starts with する. Determination of the power cord に flow れ る di/dt を す る た め に, magnetic を ピ ッ ク ア ッ プ し て electric 圧 に variations in す る コ イ ル を LSI の internal に り 込 み, そ こ に 発 raw し た electric 圧 を take り out す こ と で di/dt が determination may で あ る. 2. The circuit design, attempt: テ ス ト loop と し て suspected ラ ン ダ ム パ タ ー ン 発 raw loop と multistage イ ン バ ー タ を い, VCO を within 蔵 し て action cycle for を external か ら easy に variations change で き る よ う に す る. This テスト circuit に is used to verify the <s:1> di/dt determination circuit を on て て, and to verify the <s:1> practical application を検 certificate た of を検 and そ. VDECを attempts to make た through じてチップを. 3. Evaluation: 価1:テスト circuit におけるdi/dt <s:1> value を determination する. Output は tiny ア ナ ロ グ signal に な る た め, usually VDEC で use し て い る review 価 with ボ ー ド は use で き な い. Hand made り で ボ ー ド や ケ ー ブ ル を ア セ ン ブ リ し, high Zhou Boyong デ ジ タ ル オ シ ロ ス コ ー プ で determine し, 6.3 x10 ^ 9 ma/s の precision で di/dt が 観 measuring で き た. 4. The substrate ノ イ ズ low cut loop way の 検 beg: substrate ノ イ ズ は グ ラ ン ド ノ イ ズ よ り も big き さ は small さ い が, ほ ぼ with じ waveform を つ. グ ラ ン ド line イ ン ピ ー ダ ン ス に お い て イ ン ダ ク タ ン ス composition が main な occasions, グ ラ ン ド ノ イ ズ と substrate ノ イ ズ は di/dt に proportion す る こ と に な る. Written 3. で card be し た di/dt の measurement circuit output を rights of に し into force, そ の output current を substrate に injection す る こ と で, substrate ノ イ ズ を キ ャ ン セ ル す る こ と が で き る. 5. Circuit Design, trial production, and Evaluation 価2:テスト circuit テスト is noted above 2. The use of <s:1> た とほぼ とほぼ とほぼ とほぼ とほぼ is the same as that of じ circuit が, which is で る る. VDECを attempts to make た through じてチップを. The determination is carried out in the same way as に by hand and する. This ノ イ ズ low loop を damping い た occasions の substrate ノ イ ズ を determination し た と こ ろ, 34% の substrate ノ イ ズ low cut fruit comes unseen が ら れ た.

项目成果

Stub vs.Capacitor for Power Supply Noise Reduction

用于降低电源噪声的短截线与电容器

• 发表时间: 2005
• 期刊: IEICE Trans.on Electronics Vol.E88-C, No.1
• 作者: Toru Nakura;Makoto Ikeda;Kunihiro Asada
• 通讯作者: Kunihiro Asada

Oh-chip di/dt Detector Circuit

Oh-chip di/dt 检测电路

• 发表时间: 2005
• 期刊: IEICE Trans.on Electronics (発表予定)
• 作者: Toru Nakura;Makoto Ikeda;Kunihiro Asada
• 通讯作者: Kunihiro Asada