VLSI CIRCUIT DESIGNS with SOFT ERROR TOLERANCE

具有软容错能力的 VLSI 电路设计

• 批准号: 19560335
• 负责人: ITO Hideo
• 金额: $ 2.91万
• 依托单位: Chiba University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2007
• 资助国家: 日本
• 起止时间: 2007 至 2009
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-19560335/
• 关键词: 回路設計; CAD; ソフトエラー; VLSI; ラッチ; スキャン設計; テスト容易化設計; 遅延故障; テスト容易化; シグナルインテグリティ; 2線式論理; FPGA; スキャンFF

Soft errors (SEs) are radiation-induced transition pulses caused by neutrons from cosmic rays or alpha particles from packaging material. This research got the two type results of (a) VLSI circuit design with the property of SE tolerance, and (b) test generation and easily testable design for SE tolerant circuits. In (a), circuit design masking SE pulses caused in combinational circuit parts, and circuit designs for SE hardened latch or flip-flop have been proposed. In (b), easily testable scan structure for delay faults with the property of SE tolerance has been proposed.

软错误（SE）是由来自宇宙射线的中子或来自包装材料的α粒子引起的辐射诱导跃迁脉冲。本研究得到了两类结果：（a）具有SE容限特性的VLSI电路设计;（B）SE容限电路的测试生成与易测性设计。在（a）中，已经提出了屏蔽在组合电路部分中引起的SE脉冲的电路设计，以及SE硬化锁存器或触发器的电路设计。在（B）中，提出了具有SE容限特性的易测延迟故障扫描结构。

项目成果

Design for Delay Fault Testability of Dual Circuits Using Master and Slave Scan Path

使用主从扫描路径的双电路延迟故障可测试性设计

• 发表时间: 2009
• 期刊: IEICE Trans. Inf. & Syst. E92-D
• 作者: Kentaroh Katoh;Kazuteru Namba;Hideo Ito
• 通讯作者: Hideo Ito

ソフトエラー訂正機能を有するBILBOフリップフロップ

具有软纠错功能的BILBO触发器

• 发表时间: 2010
• 作者: 難波一輝;伊藤秀男
• 通讯作者: 伊藤秀男

ラッチ内2重ノード反転ソフトエラーの耐性設計

锁存器双节点反转软错误容限设计

• 发表时间: 2009
• 作者: 坂田雅俊;難波一輝;伊藤 秀男
• 通讯作者: 伊藤 秀男

SEU/SET対策FFを用いた遅延故障テスト容易化スキャン構造

使用 SEU/SET 对策 FF 扫描结构以促进延迟故障测试

• 发表时间: 2008
• 作者: 池田卓史;難波一輝;伊藤 秀男
• 通讯作者: 伊藤 秀男

2線式論理回路における遅延故障テスト

2 线逻辑电路中的延迟故障测试

• 发表时间: 2007
• 作者: 難波 一輝;伊藤 秀男
• 通讯作者: 伊藤 秀男