Studies on High-Level Synthesis for Testability Based on Combinational Test Generation Complexity

基于组合测试生成复杂度的可测试性高级综合研究

• 批准号: 19500048
• 负责人: INOUE Tomoo
• 金额: $ 2.75万
• 依托单位: Hiroshima City University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2007
• 资助国家: 日本
• 起止时间: 2007 至 2009
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-19500048/
• 关键词: 設計自動化; テスト容易化設計; VLSI-CAD; システムオンチップ.ディペンダブル・コンピューティング; テスト生成; システムオンチップ; ディペンダブル・コンピューティング

This work proposed a class of partial thru testable sequential circuits.The class is a sub-class of acyclically sequential ones, and properly includes a class of full thru testable sequential ones. This work also proposed an efficient method for generating test sets for partial thru sequential circuits, and an algorithm for designing partial thrutestable sequential circuits. The result of this work contributes to the reduction in hardware overhead for testability compared with the conventional full scan design with keeping complete fault efficiency.

本文提出了一类部分直通可测时序电路，它是非循环时序电路的一个子类，并适当地包含了一类全直通可测时序电路。本文还提出了部分可通时序电路测试集的有效生成方法和部分可通时序电路的设计算法。与传统的全扫描设计相比，在保持完全故障效率的情况下，本工作的结果有助于减少硬件开销以实现可测性。

项目成果

部分スルー可検査性に基づく順序回路のテスト生成法

基于部分直通可测试性的时序电路测试生成方法

• 发表时间: 2009
• 期刊: 電子情報通信学会和文論文誌D-I Vol.J92-D, No.12
• 作者: 岡伸也;Chia Yee Ooi;市原英行;井上智生;藤原秀雄
• 通讯作者: 藤原秀雄

スイッチの機能を考慮した部分スルー可検査性に関する考察

考虑开关功能的部分通过可测试性的考虑

• 发表时间: 2010
• 作者: 岡伸也;吉川祐樹;市原英行;井上智生
• 通讯作者: 井上智生