Design Methods for Crypto LSI Implementations and Testing
加密 LSI 实现和测试的设计方法
基本信息
- 批准号:21560370
- 负责人:
- 金额:$ 3万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Scientific Research (C)
- 财政年份:2009
- 资助国家:日本
- 起止时间:2009 至 2011
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
Scan test has been widely adopted as a default testing technique among most LSI designs, including crypto cores. However, these scan chains might be used as a "side channel" to recover the secret keys from the hardware implementations of cryptographic algorithms. In this research, we propose SD-SFF(State Dependent Scan Flip Flop) which significantly improves the security with ignorable design requirements for crypto hardware implementations.
扫描测试已被广泛采用作为大多数大规模集成电路设计的默认测试技术,包括密码核心。然而,这些扫描链可能被用作“侧通道”,以从加密算法的硬件实现中恢复密钥。在这项研究中,我们提出了SD-SFF(状态相关扫描触发器),它显着提高了安全性与加密硬件实现的可扩展设计要求。
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
A Scan-Based Attack Based on Discriminators for AES Cryptosystems
- DOI:10.1587/transfun.e92.a.3229
- 发表时间:2009-12
- 期刊:
- 影响因子:0
- 作者:Ryuta Nara;N. Togawa;M. Yanagisawa;T. Ohtsuki
- 通讯作者:Ryuta Nara;N. Togawa;M. Yanagisawa;T. Ohtsuki
スキャンシグネチャを利用したTriple DESに対するスキャンベース攻撃の実装実験
利用扫描签名对Triple DES进行扫描攻击的实现实验
- DOI:
- 发表时间:2012
- 期刊:
- 影响因子:0
- 作者:小寺博和;柳澤政生;戸川望
- 通讯作者:戸川望
Scan vulnerability in elliptic curve cryptosystems
扫描椭圆曲线密码系统中的漏洞
- DOI:
- 发表时间:2011
- 期刊:
- 影响因子:0
- 作者:Ryuta Nara;Nozomu Togawa;Masao Yanagisawa and Tatsuo Ohtsuki
- 通讯作者:Masao Yanagisawa and Tatsuo Ohtsuki
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
YANAGISAWA Masao其他文献
ハードウェアトロイ検出手法の実装と課題
硬件木马检测方法的实现与挑战
- DOI:
- 发表时间:
2019 - 期刊:
- 影响因子:0
- 作者:
OYA Masaru;YANAGISAWA Masao;TOGAWA Nozomu;永田真一,高橋功次,近藤信一,大屋優,戸川望 - 通讯作者:
永田真一,高橋功次,近藤信一,大屋優,戸川望
Empirical Evaluation and Optimization of Hardware-Trojan Classification for Gate-Level Netlists Based on Multi-Layer Neural Networks
基于多层神经网络的门级网表硬件木马分类实证评估与优化
- DOI:
10.1587/transfun.e101.a.2320 - 发表时间:
2018 - 期刊:
- 影响因子:0
- 作者:
HASEGAWA Kento;YANAGISAWA Masao;TOGAWA Nozomu - 通讯作者:
TOGAWA Nozomu
Hardware Trojan Detection and Classification Based on Logic Testing Utilizing Steady State Learning
基于稳态学习的逻辑测试的硬件木马检测和分类
- DOI:
10.1587/transfun.e101.a.2308 - 发表时间:
2018 - 期刊:
- 影响因子:0
- 作者:
OYA Masaru;YANAGISAWA Masao;TOGAWA Nozomu - 通讯作者:
TOGAWA Nozomu
Trojan-Net Classification for Gate-Level Hardware Design Utilizing Boundary Net Structures
利用边界网络结构进行门级硬件设计的 Trojan-Net 分类
- DOI:
10.1587/transinf.2019icl0003 - 发表时间:
2020 - 期刊:
- 影响因子:0.7
- 作者:
HASEGAWA Kento;YANAGISAWA Masao;TOGAWA Nozomu - 通讯作者:
TOGAWA Nozomu
YANAGISAWA Masao的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('YANAGISAWA Masao', 18)}}的其他基金
Cryptosystem design which detects side-channel attacks
检测旁路攻击的密码系统设计
- 批准号:
24560421 - 财政年份:2012
- 资助金额:
$ 3万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Reconfigurable LSI Systems for Statistical Genetic Algorithms
用于统计遗传算法的可重构 LSI 系统
- 批准号:
15500052 - 财政年份:2003
- 资助金额:
$ 3万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
An FPGA System for Digital Signal Processing and CAD tools
用于数字信号处理和 CAD 工具的 FPGA 系统
- 批准号:
10650345 - 财政年份:1998
- 资助金额:
$ 3万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
相似海外基金
大規模・高性能VLSIのレジスタ転送レベルにおけるテスト容易化設計に関する研究
大规模高性能VLSI寄存器传输级可测试性设计研究
- 批准号:
17700062 - 财政年份:2005
- 资助金额:
$ 3万 - 项目类别:
Grant-in-Aid for Young Scientists (B)
大規模・高性能VLSIの遅延故障に対するテスト容易化設計に関する研究
大规模、高性能VLSI延迟故障的可测性设计研究
- 批准号:
12780226 - 财政年份:2000
- 资助金额:
$ 3万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
大規模集積回路に対するテスト容易化設計の最適化技術に関する研究
大规模集成电路可测试性设计优化技术研究
- 批准号:
11780221 - 财政年份:1999
- 资助金额:
$ 3万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
順序回路に対するテスト系列生成とテスト容易化設計
时序电路的测试序列生成和可测试性设计
- 批准号:
96J02366 - 财政年份:1998
- 资助金额:
$ 3万 - 项目类别:
Grant-in-Aid for JSPS Fellows
VLSIの電流テスト容易化設計と電流波形による故障検出に関する研究
VLSI电流可测试性设计和电流波形故障检测研究
- 批准号:
07780218 - 财政年份:1995
- 资助金额:
$ 3万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)