权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Reconfigurable LSI Systems for Statistical Genetic Algorithms

用于统计遗传算法的可重构 LSI 系统

基本信息

批准号：
15500052
负责人：
YANAGISAWA Masao
金额：
$ 2.24万
依托单位：
Waseda University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2003
资助国家：
日本
起止时间：
2003 至 2005
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-15500052/
关键词：
Statistical Genetics LSI Computer-Aided Design FPGA

项目摘要

The aim of this research is to develop a reconfigurable LSI system and LSI CAD (Computer-Aided Design) tools for statistical genetic algorithms. We have proposed a thread partitioning algorithm in low power high-level synthesis, a cosynthesis algorithm for applicaton specific processors with heterogeneous datapaths, instruction set and functional unit synthesis for SIMD processor cores, FPGA-based reconfigurable adaptive FEC, high-level power optimization based on thread partitioning, a hybrid dictionary test data compression for multiscan-based designs, a selective scan chain reconfiguration through run-length coding for test data compression and scan power reduction, a reconfigurable adaptive FEC system for reliable wireless communications, experimental evaluation of high-level energy optimization based on thread partitioning, a new correction for multiple comparisons in genome-wide case-control association studies based on haplotypes and diplotype configurations, a processor core synthesis system in IP-based SoC design, sub-operation parallelism optimization in SIMD processor synthesis and its experimental evaluations, A SIMD instruction set and functional unit synthesis algorithm with SIMD operation decomposition, an interface-circuit synthesis method with configurable processor core in IP-based SoC designs, FCSCAN : an efficient multiscan-based test compression technique for test cost reduction, a fast elliptic curve cryptosystem LSI embedding word-based Montgomery multiplier, etc.Reconfigurable LSI systems for statistical genetic algorithms have not been developed yet, but enough technics to develop them areobtained in this research.

本研究的目的是开发用于统计遗传算法的可重构 LSI 系统和 LSI CAD（计算机辅助设计）工具。我们提出了低功耗高级综合中的线程分区算法、具有异构数据路径的专用处理器的协同综合算法、SIMD处理器内核的指令集和功能单元综合、基于FPGA的可重构自适应FEC、基于线程分区的高级功耗优化、基于多重扫描的混合字典测试数据压缩。设计，通过行程编码进行选择性扫描链重新配置，用于测试数据压缩和扫描功率降低，用于可靠无线通信的可重新配置的自适应FEC系统，基于线程分区的高级能量优化的实验评估，基于单倍型和双倍型配置的全基因组病例对照关联研究中多重比较的新校正，基于IP的处理器核心合成系统 SoC设计、SIMD处理器合成中的子操作并行优化及其实验评估、SIMD指令集和具有SIMD操作分解的功能单元合成算法、基于IP的SoC设计中具有可配置处理器内核的接口电路合成方法、FCSCAN：一种用于降低测试成本的高效基于多重扫描的测试压缩技术、快速椭圆曲线密码系统LSI 用于统计遗传算法的可重构LSI系统尚未开发出来，但本研究已经获得了足够的技术来开发它们。

项目成果

期刊论文数量（173）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

A Hybrid Dictionary Test Data Compression for Multiscan-based Designs

基于多重扫描的设计的混合字典测试数据压缩

DOI：
发表时间：
2004
期刊：
IEICE Trans.Fundamentals E87-A, No.12
影响因子：
0
作者：
Y.Shi;S.Kimura;M.Yanagisawa;T.Ohtsuki
通讯作者：
T.Ohtsuki

A Processor Core Synthesis System in IP-based SoC Design

基于IP的SoC设计中的处理器核综合系统

DOI：
发表时间：
2005
期刊：
Proc. of ASP-DAC 2005
影响因子：
0
作者：
N.Tomono et al.
通讯作者：
N.Tomono et al.

SIMD型プロセッサコア向けHW/SW協調合成システムにおけるパイプライン演算ユニット生成手法

SIMD处理器核软硬件协同系统中流水线操作单元生成方法

DOI：
发表时间：
2005
期刊：
電子情報通信学会回路とシステム軽井沢ワークショップ
影响因子：
0
作者：
Tomoyuki Ohta;Yasuo Masuda;Kouichi Mitsukawa;Yoshiaki Kakuda;Atsushi Ito;M.Hashizume;栗原輝他
通讯作者：
栗原輝他

A new correction for multiple comparisons in genome-wide case-control association studies based on haplotypes and diplotype configurations

基于单倍型和双倍型配置的全基因组病例对照关联研究中多重比较的新校正

DOI：
发表时间：
2004
期刊：
13th Takeda Science Foundation Symposium on Bioscience
影响因子：
0
作者：
Tomoyuki Ohta;Munehiko Fujimoto;Shinji Inoue;Yoshiaki Kakuda;S.Fujii et al.
通讯作者：
S.Fujii et al.

FPGA-Based Reconfigurable Adaptive FEC

基于 FPGA 的可重构自适应 FEC

DOI：
发表时间：
2004
期刊：
IEICE Trans.on Fundamentals E87-A, 12
影响因子：
0
作者：
小林光夫;増田千佳;K.Shimizu et al.
通讯作者：
K.Shimizu et al.

DOI：
{{ item.doi }}
发表时间：
{{ item.publish_year }}
期刊：
{{ item.journal_name }}
影响因子：
{{ item.factor }}
作者：
{{ item.authors }}
通讯作者：
{{ item.author }}

数据更新时间：{{ journalArticles.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ monograph.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ sciAawards.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ conferencePapers.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ patent.updateTime }}

YANAGISAWA Masao其他文献

ハードウェアトロイ検出手法の実装と課題

硬件木马检测方法的实现与挑战

DOI：
发表时间：
2019
期刊：
影响因子：
0
作者：
OYA Masaru;YANAGISAWA Masao;TOGAWA Nozomu;永田真一，高橋功次，近藤信一，大屋優，戸川望
通讯作者：
永田真一，高橋功次，近藤信一，大屋優，戸川望

Empirical Evaluation and Optimization of Hardware-Trojan Classification for Gate-Level Netlists Based on Multi-Layer Neural Networks

基于多层神经网络的门级网表硬件木马分类实证评估与优化

DOI：
10.1587/transfun.e101.a.2320
发表时间：
2018
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
HASEGAWA Kento;YANAGISAWA Masao;TOGAWA Nozomu
通讯作者：
TOGAWA Nozomu

Hardware Trojan Detection and Classification Based on Logic Testing Utilizing Steady State Learning

基于稳态学习的逻辑测试的硬件木马检测和分类

DOI：
10.1587/transfun.e101.a.2308
发表时间：
2018
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
OYA Masaru;YANAGISAWA Masao;TOGAWA Nozomu
通讯作者：
TOGAWA Nozomu