Three-Dimensionarlly Stacked Optoelectronic System-on-Chip Fabricated Using Grapho-Assembly

使用图形组装制造的三维堆叠光电片上系统

基本信息

批准号：
21226009
负责人：
KOYANAGI Mitsumasa
金额：
$ 135.7万
依托单位：
Tohoku University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (S)
财政年份：
2009
资助国家：
日本
起止时间：
2009-05-11 至 2014-03-31
项目状态：
已结题

项目摘要

Key technologies to achieve a 3D-stacked optoelectronic system-on-a chip (SOC) have been studied focusing on new grapho-assembly technology to achieve 3D stacking with high alignment accuracy and new 3D silicon photonics. We formed micro/nano-scale concavo-convex patterns on both upper and lower silicon chip surfaces and then these chips were precisely aligned making use of surface tension of liquid in the gapho-assembly. A high alignment accuracy of less than 0.1um has been achieved using the gapho-assembly. We have developed new technologies of TSPV (Through Si Photonic Via) and UDOC (Uni-Directional Optical Coupler). We successfully fabricated TSPV with a diameter of 10um showing excellent optical confinement. We proposed and fabricated a new optical grating coupler with side mirror. We confirmed that vertical optical signal propagated through TSPV was coupled to horizontal Si nano optical waveguide using this optical grating coupler with high coupling efficiency of more than 80%.

已经研究了针对新的Grapho组装技术的关键技术，以实现3D堆叠的光电系统芯片（SOC）（SOC），以实现3D堆叠，并具有很高的对齐精度和新的3D Silicon Photonics。我们在上部和下硅芯片表面上形成了微/纳米尺度的convavo-convex图案，然后精确地对齐这些芯片，以利用在Gapho组装中使用液体的表面张力。使用GAPHO组装，已经达到了高于0.1UM的高对准精度。我们已经开发了TSPV的新技术（通过SI光子VIA）和UDOC（单向光学耦合器）。我们成功地制造了TSPV，直径为10UM，显示出极好的光学限制。我们提出并制造了一个带有侧视镜的新的光栅耦合器。我们证实，使用此光光栅耦合器，高耦合效率超过80％的光栅耦合器，将通过TSPV传播的垂直光学信号与水平si Nano光学波导耦合。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

三次元スーパーチップLSI 試作拠点 Global Integration Initiative(GINTI) ホームページ

3D超级芯片LSI原型生产基地全球整合计划（GINTI）主页

DOI：
发表时间：
期刊：
影响因子：
0
作者：
通讯作者：

③2013年10月3日; 半導体の立体構造に挑む東北大の三次元LSI 拠点(日経産業新聞) 新聞報道等

③2013年10月3日；挑战半导体3D结构的东北大学3D LSI基地（日经产业新闻）等报纸报道

DOI：
发表时间：
期刊：
影响因子：
0
作者：
通讯作者：

セルフアセンブリー伝を用いた新しいヘテロインテグレーション技術(VLSI特集)(招待講演)

利用自组装技术的新型异质集成技术（VLSI专题）（特邀报告）

DOI：
发表时间：
2009
期刊：
影响因子：
0
作者：
福島誉史;田中徹;小柳光正
通讯作者：
小柳光正

Evaluation of the Crystallographic Quality of Electroplated Copper Thin-Film Interconnections Embedded in a Silicon Substrate

嵌入硅基板中的电镀铜薄膜互连的晶体质量评估

DOI：
发表时间：
期刊：
影响因子：
0
作者：
Ryosuke Furuya;Osamu Asai;Chuanhong Fan;Ken Suzuki;Hideo Miura
通讯作者：
Hideo Miura

異種デバイスの融合を目指すスーパー・ヘテロインテグレーション技術

旨在集成不同设备的超级异集成技术

DOI：
发表时间：
2009
期刊：
影响因子：
0
作者：
O. Watanabe;A. Ejiri;H. Kurashina;T. Ohsako;Y. Nagashima;T. Yamaguchi;T. Sakamoto;B.I. An;H. Hayashi;H. Kobayashi;K. Yamada;H. Kakuda;J. Hiratsuka;K. Hanashima;T. Wakatsuki;Y. Takase;小柳光正
通讯作者：
小柳光正