权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Development and synthesis of an adaptive multi-grain reconfigurable hardware architecture for dynamical function patterns

用于动态功能模式的自适应多晶粒可重构硬件架构的开发和综合

基本信息

批准号：
5408844
负责人：
Professor Dr.-Ing. Jürgen Becker
金额：
--
依托单位：
Institut für Technik der Informationsverarbeitung (ITIV)
依托单位国家：
德国
项目类别：
Priority Programmes
财政年份：
2003
资助国家：
德国
起止时间：
2002-12-31 至 2011-12-31
项目状态：
已结题

来源：
https://gepris.dfg.de/gepris/projekt/5408844?language=en
关键词：
Development synthesis adaptive multi grain

项目摘要

Stark wachsende Systemkomplexitäten und immer kürzer werdende Markteinführungsphasen erfordern zum einen die Höchstintegration der Funktionalitäten möglichst auf einem Chip (System-on-Chip, SoC), und zum anderen eine möglichst hohe Adaptivität der Integrationslösung. Dieses Forschungsvorhaben zielt auf die Entwicklung, Implementierung und Synthese (CMOS-Standardzellentechnologie) einer neuartigen dynamisch rekonfigurierbaren und multigranularen Rechnerarchitektur, die hardwarerealisiert adaptierbar ist. Ein Schwerpunkt liegt im dynamischen Ablauf von Applikationen mit Operationen unterschiedlicher Granularitäten, wie sie in vielen Algorithmen mit jeweils unterschiedlicher Gewichtung vorkommen. Dabei soll eine neue flexible Realisierungsmethodik untersucht werden, die Operationen zur Laufzeit und optimiert auswählen kann. Die physikalischen Kommunikationsverbindungen sollen auf dieser multigranularen Array-Architektur erst nach der Konfiguration adaptiv belegt werden, so dass zum Zeitpunkt des Anwendungsentwurfs feste Abbildungstopologien und genaue Signalverläufe der Funktionsmuster nicht bekannt sein müssen. Während dynamischer Rekonfigurationsvorgänge und bestimmten Betriebssituationen werden Freigaben und Belegungen von Resourcen (inkl. Kommunikationspfade) hardwareunterstützt automatisiert durchgeführt, so dass keine statisch vorab generierten Konfigurationscodes notwendig sind. Für ausgewählte Anwendungsszenarien sollen passende Architekturvarianten mit jeweils ausreichend Hardwareresourcen und Kommunikationsbandbreiten identifiziert und klassifiziert werden.

Stark wachsende Systemkomplexitäten und immer kürzer werdende Markteinführungsphasen erfordern zum einen die Höchstintegration der Funktionalitäten möglichst auf einem Chip（System-on-Chip，SoC），und zum anderen eine möglichst hohe Adaptivität der Integrationslösung.这些研究主要集中在开发、实施和综合（CMOS标准技术）方面，是一种新的动态重构和多粒度的研究体系结构，硬件实现是一种适应性。一个Schwerpunkt在动力学Ablauf von Alkationen与操作unterscheedlicher Granularitäten，就像她在vielen Alkationen与珠宝unterscheedlicher Gewichtung vorkommen。Dabei soll eine neue flexible Realisierungsmethodik untersucht韦尔登，die Operationen zur Laufzeit and optimiert auswählen kann.多粒度阵列结构的物理耦合问题必须在自适应韦尔登下解决，因此，在功能管理器上的时间点（Zeitpunkt des Anwendungsentwurfs feste Abbildungstopologien and genaue Signalverläufe der Funktionsmuster）并不重要。Während dynamischer Rekonfigurationsvorgänge und bestimmten Betriebssituationen韦尔登Freigaben und Belegungen von Resourcen（inkl. Komberkationspfade）hardwareunterstützt automatisiert durchgeführt，so dass keine pronch vorab generierten Konfigurationscodes notwendig sind. Für ausgewählte Anwendungsszenarien sollen passengerArchitekturvarianten mit jeweils ausreichend Hardwareresourcen und Komenkationsbandbreiten identifiziert und klassifiziert韦尔登.