Analyse und Entwurf von integrierter CMOS Hochvoltelektronik in Niedervolttechnologien

现代CMOS技术在物理机械方面的应用越来越广泛，主要是为了实现数字化和语音集成。Stand der Technik sind 28nm [28]，Stand der Forschung 22nm CMOS Transistoren. Mit 1-2 Technology knoten Abstand folgt den digitalen Technology optionen auch die analoge Schaltungstechnik（zur Zeit 45/65nm），die z.B. zur Realisierung der Schnittstellen sowie für echte“Integrierte Systeme”（SOC）wie RF-Transceiver benötigt韦尔登.第1-2个技术节点（Zur Zeit 130/180 nm）韦尔登（Werden）将提供第2个可选过程，如z.B.高电压晶体管。这是一个超越摩尔的概念，也是CMOS工艺的核心技术。Möglichkeiten inbesondere hochvoltfähiger Schaltungen vorher nutzen zu können，wurden in den vergangenen Jahren Schaltungstechniken eingeführt，die - unter anderem durch angepaste Arbeitspunkteinstellung und gegen Überspannung selbstschützmann Strukturen - HV Schaltungen in Niedervolt-Technology ermöglichen.Diese Techniken wurden nur努尔für die jeweilig benutzte Technologie realisiert，and es fehlt maßgeblich an einer durchgängigen Entwurfsmethodik，所有技术的最佳再现都是最佳的。这种解释是为了解决项目的重新设计问题。我们希望通过高压焊接头的安装方法，使低压技术中高压焊接头的系统化成为可能。大足韦尔登，我们的技术，我们的参数定义，和这ese zur HV Realisierung von elektronischen Grundschaltungen heranziehen -是在einfachen或sogar automatisierbaren Entwurfsregeln mündet。基础韦尔登在复杂的模拟HV Schaltungen überführt中被证明是有效的，并且HV Tauglichkeit bei Einhaltung der gefundenen Regeln validiert。在此之前，我们韦尔登将采用一种模拟应力参数变化的方法，这是CMOS工艺中最常见的方法。Diese Arbeiten韦尔登eine allgemein einsetzbare Combination von aggressiver CMOS Skalierung mit neuen HV Funktionalitäten im Sinne des“More than摩摩尔”erlauben.Die Zusammenführung der Expertisen der Antragsteller auf dem Gebiet HV CMOS Schaltungen im Bereich drahtloser，集成系统建模与分析（Ortmanns）und HV Kompatibilität in LV Technologien sowie Power Management（Killat）因此，我们需要一个基础设施和一个大型研究项目。

Moderne CMOS Technologien stoßen immer weiter in Richtung des physikalisch machbaren vor, getrieben von der Integration digitaler Schaltungen und Speicher. Stand der Technik sind 28nm [28], Stand der Forschung 22nm CMOS Transistoren. Mit 1-2 Technologieknoten Abstand folgt den digitalen Technologieoptionen auch die analoge Schaltungstechnik (zur Zeit 45/65nm), die z.B. zur Realisierung der Schnittstellen sowie für echte „Integrierte Systeme“ (SOCs) wie RF-Transceiver benötigt werden. Weitere 1-2 Technologieknoten entfernt (zur Zeit 130/180nm) werden die vorhandenen Prozesse um weitere Optionen verbessert, wie z.B. hochvolt-fähige Transistoren. Diese erweiterte Auswahl an Schaltungen ist heute unter dem Begriff „more than Moore“ bekannt – also die Erweiterung des Einsatzgebietes von CMOS Technologien.Der Nachteil dieser Prozessentwicklung ist, dass solche Technologieoptionen erst Jahre nach der Einführung des Technologieknotens zur Verfügung stehen. Um die Möglichkeiten insbesondere hochvoltfähiger Schaltungen vorher nutzen zu können, wurden in den vergangenen Jahren Schaltungstechniken eingeführt, die – unter anderem durch angepasste Arbeitspunkteinstellung und gegen Überspannung selbstschützende Strukturen – HV Schaltungen in Niedervolt-Technologien ermöglichen.Diese Techniken wurden jedoch nur für die jeweilig benutzte Technologie realisiert, und es fehlt maßgeblich an einer durchgängigen Entwurfsmethodik, die optimalerweise auf alle Technologien reproduzierbar anwendbar ist.Diesem Anspruch soll das vorgeschlagene Projekt Rechnung tragen. Wir wollen ausgehend von den Erfahrungen der Antragsteller im Bereich des HV Entwurfs einen grundlegenden Beitrag zur Systematisierung des HV Schaltungsentwurfs in LV Technologien erarbeiten. Dazu werden wir technologieübergreifende Parameter definieren, und diese zur HV Realisierung von elektronischen Grundschaltungen heranziehen – was in einfachen oder sogar automatisierbaren Entwurfsregeln mündet. Die Grundschaltungen werden danach in komplexere analoge HV Schaltungen überführt, und deren HV Tauglichkeit bei Einhaltung der gefundenen Regeln validiert. Bei diesem Vorgehen werden wir außerdem eine Methode zur simulatorischen Überprüfung vorgegebener Stressparameter entwickeln, die möglichst allgemeingültig in verschiedenen CMOS Technologien einsetzbar ist. Diese Arbeiten werden eine allgemein einsetzbare Kombination von aggressiver CMOS Skalierung mit neuen HV Funktionalitäten im Sinne des „More than Moore“ erlauben.Die Zusammenführung der Expertisen der Antragsteller auf dem Gebiet HV CMOS Schaltungen im Bereich drahtloser, integrierter Systeme sowie Modellierung mit Beschreibungssprachen (Ortmanns) und HV Kompatibilität in LV Technologien sowie Power Management (Killat) ermöglicht dabei eine grundlegende und thematisch übergreifende Arbeit in dem vorgeschlagenen Forschungsprojekt.