Test et diagnostic de systèmes microélectroniques émergents ciblant les pannes de type délai

最后阶段的先进技术允许开发更复杂和更紧凑的系统，提供功能、基础动力和性能方面的新技术，但这些技术的局限性并不存在。在微电子技术发展的新阶段，有三个重要趋势：1）封装技术和3D集成电路的出现，2）市场的多样化，3）制造技术和新技术对传统工艺的增强。* 封装技术复杂化了测试和诊断的磁带，通过集成密度和对内部噪声的限制，以及通过中间制造和组装阶段。此外，还观察了影响某些试验类型的其他重要变化的中间阶段。*La diversité des marchés，quant à elle，a comme impact principal l'utilisation de la microélectronique dans des domaines oeconune plus applicability et durée de vie des produits est requise（ex. Internet des objets）。这是一个更高的可扩展性，与用于制造和再生技术的旧设备的现象增强相结合，需要重新评估现有的测试和诊断方法，Au niveAu puce和Au niveAu système。这些最后的作曲家通过控制时钟信号和频率等技术，在基本动力的约束下完成了对张力和频率的动态再现。测试和诊断方法对dellai型pannes结构的影响尤为明显。* 该研究方案的全球目标是：关于délai、tant Au niveAu dé、de la puce partiellement or complètement questionée和du système complet的新型测试和诊断方法的概念、开发和推广，以应对微电子系统开发过程中的内在缺陷。此外，这些影响还包括营养网络的阻抗变化和功率降低的幅度，这些新方法主要用于增强旧功率现象，而主要影响是晶体管的相关性和同步幅度的增强。为了提高测试的可靠性，需要增强这种边缘，特别是为了检测小样本的测试刺激，考虑到对集成电路可靠性的潜在威胁 **。

Les avancées technologiques des dernières décennies ont permis le développement de systèmes de plus en plus complexes et compacts, offrant des niveaux de fonctionnalité, de basse puissance et de performances, dont les limites sont sans cesse repoussées. Dans la foulée des développements récents de la microélectronique, on note trois tendances importantes : 1) l'apparition des techniques plus sophistiquées d'encapsulation, telles les circuits intégrés 3D, 2) la diversification des marchés, et 3) l'augmentation du phénomène de vieillissement des puces pour les technologies de fabrication plus récentes. ***Les techniques sophistiquées d'encapsulation complexifient les étapes de test et de diagnostic, de par la densité d'intégration et l'accès de plus en plus restreints aux noeuds internes, ainsi que le passage par des stages intermédiaires de fabrication et d'assemblage. De plus, on observe d'un stage intermédiaire à l'autre des variations importantes d'impédance du réseau d'alimentation des puces et systèmes, ce qui affecte certains types de test. ***La diversité des marchés, quant à elle, a comme impact principal l'utilisation de la microélectronique dans des domaines où une plus grande fiabilité et durée de vie des produits est requise (ex. Internet des objets). Cette quête d'une plus grande fiabilité, couplée à l'augmentation du phénomène de vieillissement des puces pour les technologies de fabrication plus récentes, demande de revoir les méthodes existantes de test et de diagnostic, au niveau puce et au niveau système. Ces dernières doivent également composer avec les contraintes liées à la quête de basse puissance, via des techniques comme le conditionnement du signal d'horloge et de l'alimentation,ainsi qu'avec la réduction dynamique de la tension et de la fréquence. Les méthodes de test et de diagnostic ciblant structurellement les pannes de type délai sont particulièrement affectées. ***L'objectif global de ce programme de recherche est la conception, le développement et la mise en oeuvre de nouvelles méthodes de test et de diagnostic ciblant les pannes de type délai, tant au niveau du dé, de la puce partiellement ou complètement encapsulée, et du système complet, afin de faire face aux défis inhérents à la mise en oeuvre de systèmes microélectroniques émergents. En plus des impacts liés aux variations d'impédance du réseau d'alimentation et des scénarios de réduction de la puissance, ces nouvelles méthodes devront tenir compte de l'augmentation du phénomène de vieillissement, dont le principal impact est le ralentissement des transistors et une augmentation de la marge de synchronisation. L'augmentation de cette marge, nécessaire pour accroître la fiabilité, aura des effets au niveau du bruit généré par les stimuli de test, en particulier pour ce qui est de la détection des petites pannes de délai, considérés comme une menace potentielle pour la fiabilité des circuits intégrés.**