Research Initiation: VLSI Architecture Implementation Transforms
研究启动:VLSI架构实现转变
基本信息
- 批准号:8806169
- 负责人:
- 金额:$ 7万
- 依托单位:
- 依托单位国家:美国
- 项目类别:Standard Grant
- 财政年份:1988
- 资助国家:美国
- 起止时间:1988-06-01 至 1990-11-30
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
In the design of a VLSI architecture, there are several choices of performance parameters for each sub-system available to a designer. The choice of design parameters is so complex that very seldom is the whole design space explored. To explore alternative designs, the only recourse a designer has is to redesign the target parts completely. Dr. Tyagi is investigating automation of this process. He is exploring a general set of design transforms that, when applied to a given design with a set of performance parameters (in terms of area, energy, and time), can produce a design with the desired performance. The principal investigator's initial research indicates that such a set of transforms can be identified and implemented. He is applying the transforms to designing functions such as shifting, multiplication and sorting, and finding techniques to compose these functions into an architecture with given performance characteristics.
在超大规模集成电路架构的设计中, 每个子系统的性能参数, 设计师 设计参数的选择非常复杂, 很少有人探索整个设计空间。 探讨 替代设计,设计师唯一的追索权是 重新设计目标部件。 泰亚吉医生正在调查 这个过程的自动化。 他正在探索一套通用的 设计转换,当应用于给定的设计时, 性能参数(在面积、能量和时间方面), 可以产生具有所需性能的设计。 的 首席研究员的初步研究表明,这样一个 可以识别和实现一组变换。 他是 将变换应用于设计换档等功能, 乘法和排序,并找到技术组成 将这些功能整合到具有给定性能的体系结构中 特色
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
数据更新时间:{{ journalArticles.updateTime }}
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
Akhilesh Tyagi其他文献
Implementation and Results of a Revised ABET Assessment Process
修订后的 ABET 评估流程的实施和结果
- DOI:
- 发表时间:
2013 - 期刊:
- 影响因子:0
- 作者:
D. Rover;D. Jacobson;A. Kamal;Akhilesh Tyagi - 通讯作者:
Akhilesh Tyagi
Residue Number System (RNS) and Power Distribution Network Topology-Based Mitigation of Power Side-Channel Attacks
剩余编号系统 (RNS) 和基于配电网络拓扑的电力侧信道攻击缓解
- DOI:
10.3390/cryptography8010001 - 发表时间:
2023 - 期刊:
- 影响因子:0
- 作者:
R. Selvam;Akhilesh Tyagi - 通讯作者:
Akhilesh Tyagi
Akhilesh Tyagi的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('Akhilesh Tyagi', 18)}}的其他基金
SaTC: STARSS: Metric & CAD for DPA Resistance
SaTC:STARSS:公制
- 批准号:
1441640 - 财政年份:2014
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
CSR: Small: Meta Analysis Directed Execution
CSR:小型:元分析定向执行
- 批准号:
0915992 - 财政年份:2009
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
Trust Emanates from Within: A Micro-architectural and Compiler Support Framework for Trust
信任源自内部:信任的微架构和编译器支持框架
- 批准号:
0209078 - 财政年份:2002
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
相似海外基金
RESEARCH INITIATION AWARD: Kinetics and Structure of Vertical Isolation for VLSI Circuits Formed by Low Temperature Oxidation of Silicon
研究启动奖:硅低温氧化形成的超大规模集成电路垂直隔离的动力学和结构
- 批准号:
9410399 - 财政年份:1994
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
RESEARCH INITIATION AWARD: VLSI and Micromechanical Fabrication Process Synthesis
研究启动奖:超大规模集成电路和微机械制造工艺综合
- 批准号:
9309229 - 财政年份:1993
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
RESEARCH INITIATION AWARD: The Full Wave Analysis of High Speed Electrical Interconnects for VLSI Packaging on High Performance Multiprocessor Computers
研究启动奖:高性能多处理器计算机上 VLSI 封装的高速电气互连的全波分析
- 批准号:
9309179 - 财政年份:1993
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
Research Initiation: VLSI Array System for Computational Geometry
研究启动:用于计算几何的VLSI阵列系统
- 批准号:
8809328 - 财政年份:1988
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
Research Initiation: VLSI Floating-Point Digital Signal Processing
研究启动:VLSI浮点数字信号处理
- 批准号:
8810437 - 财政年份:1988
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
Research Initiation: Interconnect Delay and Clock Skew Optimization in VLSI Circuits
研究启动:VLSI电路中的互连延迟和时钟偏差优化
- 批准号:
8809838 - 财政年份:1988
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
Research Initiation: Development of Testing and Simulation Methodologies for Infant Failure and Field-Yield Estimationfor MOS VLSI/ULSI Circuits
研究启动:开发 MOS VLSI/ULSI 电路初期故障和现场产量估计的测试和仿真方法
- 批准号:
8808900 - 财政年份:1988
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
Research Initiation: Efficient Incremental VLSI Design Systems
研究启动:高效增量式VLSI设计系统
- 批准号:
8710865 - 财政年份:1987
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
Research Initiation: Methodologies for VLSI Circuit Partitioning
研究启动:VLSI电路分区方法
- 批准号:
8505354 - 财政年份:1985
- 资助金额:
$ 7万 - 项目类别:
Standard Grant
Research Initiation: Design and Analysis of VLSI Array Algorithms
研究发起:VLSI阵列算法设计与分析
- 批准号:
8404399 - 财政年份:1984
- 资助金额:
$ 7万 - 项目类别:
Standard Grant