Schnellste Schaltungskomponenten für Analog-Digital- und Digital-Analog-Umsetzer mit Abtastraten von über 50 GS/s basierend auf InP-DHBT-Technologie

点击翻译按钮获取中文摘要

Kommende Anwendungen in der optischen Datenübertragung (z.B. 100Gbit- Ethernet), der Funktechnik (z.B. Software-Defined-Radio) wie auch der dazugehörigen Messtechnik erfordern A/D- und D/A-Wandler mit Abtastraten im Bereich zwischen 10 GHz und 60 GHz bei einer nominalen Auflösung zwischen 3 und 8 bit. Im Allgemeinen wird eine Integration der Wandler zusammen mit der digitalen Signalverarbeitung (DSP) in CMOS-Technologie angestrebt. Die geringen nominalen Betriebsspannungen der modernen CMOS-Transistoren begrenzen aber die Linearität und die Amplitudenauflösung reiner CMOS-A/D-Wandler sehr stark. Daher ist die Kombination von schnellen Abtast-Halte-Schaltungen und breitbandigen Treiberverstärkern in III-V-Bipolartechnologie mit vielfach parallelen, hochauflösenden Quantisierern in CMOS-Technologie sehr attraktiv. Weiterhin bieten die III-VBipolartechnologien das Potential für D/A-Wandler-Komponenten mit hohem Ausgangsspannungshub, um direkt Laserdioden oder optische Modulatoren anzusteuern. Diese D/A-Wandler werden nicht nur für mehrstufige Modulationssignale, sondern auch zur Vorverzerrung binärer Übertragungssignale benötigt.Basierend auf eigenen Vorarbeiten zu schnellen Analog-Digitalwandlern in Standard- CMOS-Technologie sollen in diesem Vorhaben die Grenzen für Analog-Digital- und Digital-Analog-Wandler mit weltweit an der Spitze liegender InP-DHBT-Technologie ausgelotet werden. Das Vorhaben ist ein gemeinsames Projekt mit Prof. Dr.-Ing. M. Schröter, TU Dresden, der ein für höchstfrequente Schaltungen geeignetes Transitormodell (HICUM) für die in diesem Vorhaben zu verwendende InP-DHBTTechnologie des Fraunhofer-Instituts für Angewandte Festkörperphysik (IAF) in Freiburg bereitstellen wird. Das ins Auge gefasste Wandlerkonzept basiert auf einem hybriden Ansatz, das die Vorzüge der höchstfrequenten InP-DHBT-Technologie bei den linearen Verstärkern, den Abtastgliedern und den Treiberstufen mit der Höchstintegration in CMOS kombiniert, wodurch bei den Quantisierungsschaltungen aufwändige digitale Kompensations- und Korrekturschaltungen ermöglicht werden. Das Ziel des Vorhabens ist der Nachweis, dass mit diesen Komponenten A/D- und D/A-Umsetzer mit Abtastraten von über 50 GHz und einer effektiven Auflösung von mehr als 4 bit bei Signalfrequenzen von bis zu 20 GHz möglich sind.