Robuste Network-On-Chip-Kommunikation durch hierarchische Online-Diagnose und -Rekonfiguration (ROCK)

通过分层在线诊断和重新配置 (ROCK) 实现强大的片上网络通信

基本信息

项目摘要

Ziel des Projekts ROCK ist es, robuste Architekturen und zugehörige Entwurfsverfahren für Networks-on-Chip (NoC) zu untersuchen und prototypisch zu entwickeln, um der mit steigender Integrationsdichte zunehmenden Störanfälligkeit der On-Chip-Kommunikationsinfrastruktur gegenüber Umgebungsstrahlung, Übersprechen, Fertigungsvariabilitäten und Alterungseinflüssen zu begegnen. Dazu wird ein Ansatz verfolgt, der im Betrieb (online) Fehlerdiagnose und zielgerichtete Rekonfiguration zur Fehlerbehebung in hierarchischer Weise über die Netzwerkschichten durchführt und dabei schichtenübergreifend eine optimale Kombination von Maßnahmen auswählt. Die Optimalität umfasst die energieminimale Einhaltung von Zusicherungen bezüglich der Performability des Netzwerks, welche unter Einbeziehung der Kommunikationsperformanz und der Fehlerstatistik für das Forschungsgebiet der NoCs neu zu definieren ist. Weitere Anforderungen bestehen in der fehlertoleranten Auslegung der Diagnose- und Rekonfigurationssteuerung sowie in ihrer Transparenz für die über das NoC kommunizierenden Anwendungsprozesse. Die NoC-Architekturen und -Verfahren sind bezüglich Optimalität und Randbedingungen auch im Fehlerfall zu bewerten. Diese Bewertung beruht auf zu schaffenden funktionalen Fehlermodellen, welche mit Netzwerkmodellen zu einer NoC-Fehlersimulation integriert werden. Robuste On-Chip-Kommunikation durch hierarchische Online-Diagnose und -Rekonfiguration (ROCK).
Ziel des Projekts ROCK is es,robuste Architekturen und zugehörige Entwurfsverfahren für Networks-on-Chip(NoC)zu untersuchen und prototypisch zu entwickeln,um der mit steigender Integrationsstructen zunehmenden Störanfälligkeit der On-Chip-Kompekationsinfrastruktur gegenüber Umgebungsstrahlung,Übersprechen,Fertigungsvariabilitäten und Alterungseinfluüssen zu begegnen. Dazu wird ein Anterior folgt,der im Betrieb(online)Fehlerdiagnosis und zielgerichtete Rekonfiguration zur Fehlerbehebung in hierarchischer Weise über die Netzwerkschichten durchführt und dabei schichtenübergreifend eine optimale Combination von Maßnahmen auswählt. Die Optimalität umfastt die energieminimale Einhaltung von Zusicherungen bezüglich der Performability des Netzwerks,welche unter Einbeziehung der Komberkationsperformanz und der Fehlerstatistik für das Forschungsgebiet der NoCs neu zu definieren ist. Weitere Anforderungen bestehen in der fehlertoleranten Auslegung der Diagnose- und Reconfigurationssteuerung sowie in irrer Schwarzenz für die über das NoC kouzierenden Anwendungsprozesse. NoC-Architekturen和Verfahren在Fehlerfall中也是最优的和随机的。这种方法可以在功能化的Fehler模型上实现,也可以用Netzwerkmodellen实现集成韦尔登的NoC-Fehler仿真。通过分层在线诊断和重新配置(ROCK)实现强大的片上集成。

项目成果

期刊论文数量(6)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Multi-Layer Test and Diagnosis for Dependable NoCs
可靠 NoC 的多层测试和诊断
On Covering Structural Defects in NoCs by Functional Tests
论通过功能测试弥补片上网络的结构缺陷
  • DOI:
    10.1109/ats.2014.27
  • 发表时间:
    2014
  • 期刊:
  • 影响因子:
    0
  • 作者:
    A. Dalirsani;N. Hatami;M.E. Imhof;M. Eggenberger;G. Schley;M. Radetzki;H.-J. Wunderlich
  • 通讯作者:
    H.-J. Wunderlich
Area-efficient synthesis of fault-secure NoC switches
Reconfigurable fault tolerant routing for networks-on-chip with logical hierarchy
具有逻辑层次结构的片上网络的可重构容错路由
  • DOI:
    10.1016/j.compeleceng.2016.02.013
  • 发表时间:
    2016
  • 期刊:
  • 影响因子:
    0
  • 作者:
    G. Schley;I. Ahmed;M. Afzal;M. Radetzki
  • 通讯作者:
    M. Radetzki
Fault Tolerant Routing for Hierarchically Organized Networks-on-Chip
分层组织片上网络的容错路由
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

Professor Dr.-Ing. Martin Radetzki其他文献

Professor Dr.-Ing. Martin Radetzki的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('Professor Dr.-Ing. Martin Radetzki', 18)}}的其他基金

Native und adaptive Transaktionsebenen-Simulation eingebetteter Systeme (NATSIM)
嵌入式系统的本机和自适应事务级仿真 (NATSIM)
  • 批准号:
    109444147
  • 财政年份:
    2009
  • 资助金额:
    --
  • 项目类别:
    Research Grants

相似国自然基金

多维在线跨语言Calling Network建模及其在可信国家电子税务软件中的实证应用
  • 批准号:
    91418205
  • 批准年份:
    2014
  • 资助金额:
    170.0 万元
  • 项目类别:
    重大研究计划
基于Wireless Mesh Network的分布式操作系统研究
  • 批准号:
    60673142
  • 批准年份:
    2006
  • 资助金额:
    27.0 万元
  • 项目类别:
    面上项目

相似海外基金

ERI: FD-WiNoC: Area and Energy Efficient Full Duplex Transceiver System for Wireless Network on Chip
ERI:FD-WiNoC:用于片上无线网络的区域和节能全双工收发器系统
  • 批准号:
    2302010
  • 财政年份:
    2023
  • 资助金额:
    --
  • 项目类别:
    Standard Grant
Network-on-Chip Architectures in Hardware-Accelerated Application-Specific Integrated Circuits
硬件加速专用集成电路中的片上网络架构
  • 批准号:
    566266-2021
  • 财政年份:
    2021
  • 资助金额:
    --
  • 项目类别:
    Alexander Graham Bell Canada Graduate Scholarships - Master's
Fused-layer neural network accelerators with reduced on-chip memories
具有减少片上存储器的融合层神经网络加速器
  • 批准号:
    19K11885
  • 财政年份:
    2019
  • 资助金额:
    --
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
Development of highly reliable and low power IC chip for the body area network based on asynchronous circuit
基于异步电路的高可靠、低功耗体域网IC芯片的开发
  • 批准号:
    19K20238
  • 财政年份:
    2019
  • 资助金额:
    --
  • 项目类别:
    Grant-in-Aid for Early-Career Scientists
Ultra-Compact Low-Power Photonic Network-on-Chip
超紧凑低功耗光子片上网络
  • 批准号:
    418352-2012
  • 财政年份:
    2018
  • 资助金额:
    --
  • 项目类别:
    Discovery Grants Program - Individual
CAREER: Advancing On-chip Network Architecture for GPUs
职业:推进 GPU 片上网络架构
  • 批准号:
    1750047
  • 财政年份:
    2018
  • 资助金额:
    --
  • 项目类别:
    Continuing Grant
SHF: Medium: Collaborative Research: Machine Learning Enabled Network-on-Chip Architectures Optimized for Energy, Performance and Reliability
SHF:中:协作研究:支持机器学习的片上网络架构,针对能源、性能和可靠性进行了优化
  • 批准号:
    1702980
  • 财政年份:
    2017
  • 资助金额:
    --
  • 项目类别:
    Continuing Grant
SHF: Medium: Collaborative Research: Machine Learning Enabled Network-on-Chip Architectures for Optimized Energy, Performance and Reliability
SHF:中:协作研究:支持机器学习的片上网络架构,可优化能源、性能和可靠性
  • 批准号:
    1702496
  • 财政年份:
    2017
  • 资助金额:
    --
  • 项目类别:
    Continuing Grant
SHF: Medium: Collaborative Research: Machine Learning Enabled Network-on-Chip Architectures for Optimized Energy, Performance and Reliability
SHF:中:协作研究:支持机器学习的片上网络架构,可优化能源、性能和可靠性
  • 批准号:
    1703013
  • 财政年份:
    2017
  • 资助金额:
    --
  • 项目类别:
    Continuing Grant
Ultra-Compact Low-Power Photonic Network-on-Chip
超紧凑低功耗光子片上网络
  • 批准号:
    418352-2012
  • 财政年份:
    2017
  • 资助金额:
    --
  • 项目类别:
    Discovery Grants Program - Individual
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了