Reliability Monitoring and Manging Built-In- Self Test (RM-BIST)

可靠性监控和管理内置自测试 (RM-BIST)

• 批准号: 216338085
• 负责人: Professor Mehdi B. Tahoori, Ph.D.
• 金额: --
• 依托单位: Institut für Technische Informatik
• 依托单位国家: 德国
• 项目类别: Research Grants
• 财政年份: 2012
• 资助国家: 德国
• 起止时间: 2011-12-31 至 2015-12-31
• 项目状态: 已结题
• 来源: https://gepris.dfg.de/gepris/projekt/216338085?language=en
• 关键词: Reliability; Monitoring; Manging; Built; Self

Die Zuverlässigkeit von CMOS VLSI-Technologien mit Strukturgrößen im Nanometerbereich wird zu einer der großen Herausforderungen für die erfolgreiche Skalierung. Die erhöhte Empfindlichkeit von VLSI Schaltungen gegenüber Umwelteinflüssen und externen Störungen, Prozessvariationen, strahlungsinduzierten Fehlern und Alterungseffekten setzt diese Systeme während ihrer Lebenszeit einer erhöhten Rate transienter, intermittierender und permanenter Fehler aus. Als ein Ergebnis müssen sowohl die Überwachung der Zuverlässigkeit als auch Schemata zur Härtung gegenüber diesen Effekten in aktuellen und zukünftigen VLSI Entwürfen berücksichtigt werden. Das Hauptziel dieses Projekts ist die Erweiterung der Test-Infrastruktur (Design for Test, DFT), die primär für den Produktionstest verwendet wird, zur Zuverlässigkeitsinfrastruktur (Design for Reliability, DFR) während des Betriebs. Wir planen, existierende Infrastruktur für den eingebetteten Selbsttest (Built-In Self-Test, BIST) durch geeignete Anpassungen während der Lebenszeit eines VLSI Systems wiederzuverwenden, um eine Systemüberwachung, die Identifikation kritischer Systemzustände und eine Vorhersage der Zuverlässigkeit zu ermöglichen. Zusätzlich wird die modifizierte Infrastruktur genutzt, um die Zuverlässigkeit gezielt zu steigern. Der zu entwickelnde Ansatz soll Fehler identifizieren, überwachen, prognostizieren und mildern, welche die Systemzuverlässigkeit in verschiedenen Zeitskalen beeinflussen, und unterschiedliche zuverlässigkeitsreduzierende Effekte behandeln wie strahlungsinduzierte Soft Errors, intermittierende Fehler aufgrund von Prozess- und Laufzeitvariationen, Alterung von Transistoren und Elektromigration. Es ist das Ziel, eine Laufzeitunterstützung für die Überwachung und Steigerung der Zuverlässigkeit mittels Modifikation und Wiederverwendung existierender Infrastruktur für den eingebetteten Selbsttest unter minimalen Kosten bereitzustellen.

Die Zuverlässigkeit von CMOS VLSI-Technologien mit Strukturgrößen im Nanometerbereich wird zu einer der großen Herausforderungen für die erfolgreiche Skalierung. Die erhöhte Empindlichkeit von VLSI Schaltungen gegenüber Umwelteinflüssen und externen Störungen，Prozessvariationen，strahlungsinduzierten Fehlern und Alterungseffekten setzt diese Systemwährend ihrer Lebenszeit einer erhöhten Rate transienter，decomtierender und permanenter Fehler aus. Als ein Ergebnis müssen sowohl die Überwachung der Zuverlässigkeit als auch Schemata zur Härtung gegenüber diesen Effekten in aktuellen und zukünftigen VLSI Entwürfen berücksichtigt韦尔登. Das Hauptziel dieses Projekts ist die Erweiterung der Test-Infrastruktur（测试设计，DFT），die primär für den Produktionstest verwendet wird，zur Zuverlässigkeitsinfrastruktur（可靠性设计，DFR）während des Betriebs。我们计划通过对VLSI系统生命周期的预测，建立一个内建自测试（Built-In Self-Test，BIST）的结构，并对系统进行验证，确定系统的关键性和有效性。Zusätzlich wird die modifizierte pouchstruktur genutzt，um die Zuverlässigkeit gezielt zu steigern.这是一个非常有效的方法，可以识别、识别、修改和修改Fehler，使系统在不同的时间内受到影响，并通过软错误的处理来减少系统的影响，消除Fehler在过程和Laufzeitvariationen、晶体管的改变和电迁移中的影响。Es ist das Ziel，eine Laufzeitunterstützung für die Überwachung und Steigerung der Zuverlässigkeit mittels Modifikation und Wiederverwendung Zuertierender Struktur für den eingebetteten Selbsttest unter minimalen Kosten bereitzustellen.

项目成果

Access Port Protection for Reconfigurable Scan Networks

可重新配置扫描网络的访问端口保护

• DOI: 10.1007/s10836-014-5484-2
• 发表时间: 2014
• 期刊: Journal of Electronic Testing
• 作者: R. Baranowski;M.A. Kochte;H.-J. Wunderlich
• 通讯作者: H.-J. Wunderlich

Fine-Grained Access Management in Reconfigurable Scan Networks

可重构扫描网络中的细粒度访问管理

• DOI: 10.1109/tcad.2015.2391266
• 发表时间: 2015
• 期刊: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
• 影响因子: 2.9
• 作者: R. Baranowski;M.A. Kochte;H.-J. Wunderlich
• 通讯作者: H.-J. Wunderlich

On-Chip Droop-Induced Circuit Delay Prediction Based on Support-Vector Machines

• DOI: 10.1109/tcad.2015.2474392
• 发表时间: 2016-04
• 期刊: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
• 影响因子: 2.9
• 作者: Fangming Ye;F. Firouzi;Yang Yang-Yang;K. Chakrabarty;M. Tahoori