Reliability Monitoring and Manging Built-In- Self Test (RM-BIST)

Die Zuverlässigkeit von CMOS VLSI-Technologien mit Strukturgrößen im Nanometerbereich widerdergroß en Herausforderungen fgr Die erfolgreiche Skalierung。Die erhöhte Empfindlichkeit von VLSI Schaltungen gegener ber umwelteinflssen und externen Störungen, Prozessvariationen， strahlungsinduzierten fehln and Alterungseffekten setzt disese Systeme während ihrer Lebenszeit einer erhöhten速率瞬变，间歇变和永久变Fehler aus。Als ein Ergebnis m<s:1> ssen sowohl die Überwachung der Zuverlässigkeit Als auch Schemata zur Härtung gegen<e:2> berdien Effekten in aktuellen und zuk<e:1> nftigen VLSI entw<e:1> rfen bercksichtigt werden。Das Hauptziel dieses projects ist die Erweiterung der Test- infrastrucktur (Design for Test， DFT), die primär fendr den producduktiontest verwendet, zur Zuverlässigkeitsinfrastruktur (Design for Reliability， DFR) während des Betriebs。Wir planen, existierende infrastrukturr fr den eingebetteten Selbsttest（内置自检，BIST）， durch geeignete Anpassungen während der Lebenszeit eine VLSI Systems wiederzuverwenden, um eine system_berwachung, die identification kritischer Systemzustände and eine Vorhersage der Zuverlässigkeit zu ermöglichen。Zusätzlich wind die modifizierte infrastructure genutzt, um die Zuverlässigkeit gezielt zu steigern。德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国德国Es ist das Ziel, eine laufzeitunterst<s:1> tzung f<e:1> r die Überwachung和Steigerung der Zuverlässigkeit mitels改造和Wiederverwendung exististiender infrastructuref<e:1> r den eingebetteten Selbsttest unterminimalen Kosten bereitzustellen。

Die Zuverlässigkeit von CMOS VLSI-Technologien mit Strukturgrößen im Nanometerbereich wird zu einer der großen Herausforderungen für die erfolgreiche Skalierung. Die erhöhte Empfindlichkeit von VLSI Schaltungen gegenüber Umwelteinflüssen und externen Störungen, Prozessvariationen, strahlungsinduzierten Fehlern und Alterungseffekten setzt diese Systeme während ihrer Lebenszeit einer erhöhten Rate transienter, intermittierender und permanenter Fehler aus. Als ein Ergebnis müssen sowohl die Überwachung der Zuverlässigkeit als auch Schemata zur Härtung gegenüber diesen Effekten in aktuellen und zukünftigen VLSI Entwürfen berücksichtigt werden. Das Hauptziel dieses Projekts ist die Erweiterung der Test-Infrastruktur (Design for Test, DFT), die primär für den Produktionstest verwendet wird, zur Zuverlässigkeitsinfrastruktur (Design for Reliability, DFR) während des Betriebs. Wir planen, existierende Infrastruktur für den eingebetteten Selbsttest (Built-In Self-Test, BIST) durch geeignete Anpassungen während der Lebenszeit eines VLSI Systems wiederzuverwenden, um eine Systemüberwachung, die Identifikation kritischer Systemzustände und eine Vorhersage der Zuverlässigkeit zu ermöglichen. Zusätzlich wird die modifizierte Infrastruktur genutzt, um die Zuverlässigkeit gezielt zu steigern. Der zu entwickelnde Ansatz soll Fehler identifizieren, überwachen, prognostizieren und mildern, welche die Systemzuverlässigkeit in verschiedenen Zeitskalen beeinflussen, und unterschiedliche zuverlässigkeitsreduzierende Effekte behandeln wie strahlungsinduzierte Soft Errors, intermittierende Fehler aufgrund von Prozess- und Laufzeitvariationen, Alterung von Transistoren und Elektromigration. Es ist das Ziel, eine Laufzeitunterstützung für die Überwachung und Steigerung der Zuverlässigkeit mittels Modifikation und Wiederverwendung existierender Infrastruktur für den eingebetteten Selbsttest unter minimalen Kosten bereitzustellen.