Materials Science and Device Physics in SiC toward Robust Electronics

点击翻译按钮获取中文摘要

本研究では、低損失パワーデバイスおよび高温動作集積回路の実現に向けてSiC半導体に関する学理革新と深化を目指しており、本年度に得られた主な成果は以下の通りである。1) SiC MOS界面物性の解明に関しては、研究代表者が提案した酸化抑制プロセスによりトレンチ側壁面（(11-20), (1-100)面）上のMOS構造を作製・評価したところ、伝導帯端近傍で約5E10cm-2eV-1 という極めて低い界面準位密度が得られることを見出した。2) SiCのnチャネルMOSFETの高性能化に関しては、新規の酸化抑制プロセスを活用することにより、トレンチ側壁面の高濃度p型ボディ上で130cm2/Vs以上という高い移動度を達成した。また、様々な素子でMOS-Hall効果測定を行い、電子移動度と界面準位捕獲電子密度に関する体系的なデータを取得した。3) SiCのpチャネルMOSFETにおいて比較的高いチャネル移動度が得られる原因を実験と理論により解析し、価電子帯端近傍の界面準位密度が比較的低いだけでなく、pチャネルMOSFETの方がnチャネルMOSFETに比べて通電時の表面フェルミ準位がバンド端から離れており（有効質量の違い）、キャリア捕獲の影響が小さいからであることを明らかにした。4) SiCの高電界物性に関しては、<0001>方向の電子の衝突イオン化係数が異常に小さいことを見出し、SiC特有のバンド構造を考慮したフルバンドのモンテカルロシミュレーションによって、その原因を明らかにした。5) 様々なドナー密度を有するSiCショットキー障壁ダイオードを作製し、実測特性を理論計算結果と比較検討した。ドナー密度が2E18cm-3以上では、実測した順方向・逆方向特性ともにショットキー障壁を介したトンネル電流により定量的に説明できることを示した。