小型・高効率な次世代大容量電力変換器を実現する基板レイアウトの設計理論の確立

点击翻译按钮获取中文摘要

次世代パワーデバイスであるSiC-MOSFETの誤動作の無い並列駆動の実現を目指し，本年度は，2並列接続した場合における基板レイアウトの設計理論の確立を目標に研究を進めてきた。まず，誤動作の2種類の発生パターンに着目して導出した簡単な等価回路を用いて，2並列した場合の誤動作が発生しないための条件を定式化した。その結果，2つのSiC-MOSFETが並列に接続されている場合の誤動作は，並列接続していない場合の誤動作と同様に，SiC-MOSFETの寄生容量値に応じて回路基板に潜在する寄生インダクタンスを適切に調整すれば回避できることを明らかに出来た。また，回路シミュレータPSpiceを用いて誤動作発生の有無と寄生インダクタンス値の関係を調べることで，導出した理論の妥当性を確認することに成功した。現在，この理論の有効性を検証するために，実際のインバータ回路を製作し，寄生インダクタンスを調整して2並列接続した場合における誤動作を回避できるかを試験中である。具体的には，ダブルパルス試験で50A程度のスイッチング試験を行い，幾つかの回路条件で誤動作の有無を検証している。その結果，おおよそ理論通りのインダクタンス値で誤動作を抑制できていることを確認できたが，まだ試験は完了しておらず，更なる回路条件下での評価が必要になっている。このまま2並列接続した際の誤動作を抑制する基板レイアウトの設計指針が確立できれば，より大電力アプリケーションにおいても，SiC-MOSFETの高速スイッチング動作を犠牲にすることなく，電力変換器を飛躍的に小型・高効率化できる可能性がある。