システムLSI設計を支援するブロックレベルタイミング制御方式に関する研究

支持系统LSI设计的块级时序控制方法研究

• 批准号: 12750368
• 负责人: 中武 繁寿
• 金额: $ 1.34万
• 依托单位: The University of Kitakyushu
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1999
• 资助国家: 日本
• 起止时间: 1999 至 2001
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-12750368/
• 关键词: VLSI設計; システムLSI; フロアプラン; 配置設計; タイミング; 階層設計; 2次元パッキング; 階層制約; VLSI配置設計; ビィルディング・ブロック; タイミング設計; SEQ-PAIR; 分割; クロック木合成; 配置制約

本研究では、システムLSIを階層設計行う際に、ブロックレベルのタイミング制御を可能にするフロアプラン手法の提案とその効果の実証を行った。提案手法としては、(1)階層情報のブロック位相的な位置制約への変換手法、(2)この位置制約を満たすフロアプランの最適化手法、にまとめられる。(1)においては、階層分割により同グルーブに属するブロックの配置近傍度と全体チップの面積におけるトレードオフをバランスさせること、(1)の制約と(2)最適化を首尾一貫させること、に注力した。これらのことを、ブロック配置を符号化したシーケンスペア上で制約を表現することにより、配置の柔軟性と配置近傍性を両立させ、シーケンスペアを用いた最適化手法の導入することにより可能にした。また、(2)における最適化においては、シミュレーティッドアニーリング手法と呼ばれる確率的探索手法を採用し、解の収束性を向上させるため、探索中のすべての解が階層分割による(シーケンスペア上で表現される)位相的な位置制約を満たすような工夫を取り入れた。さらに、タイミング設計上の重要な鍵となるクロック配線においても、フロアプランの段階で、バッファ挿入位置を予測し、ゼロスキューを満たし、かつブロック間にバッファが挿入を保証する手法の提案を行った。これらの成果は、方法の概要をLSI物理設計で世界的権威のある国際会議ISPDで発表し、より詳細の内容はIEEE Transaction on CADにおいて採録・掲載された。また、手法の実用性においては、民間企業2社との共同研究により、アナログ・ディジタル混載のシステムLSIフロアプラナとして実装を行った。この実装により、本研究における提案手法は、応用性が広く、フロアプラナ以外のセル設計などにおいても有用性が見出せ、今後の研究の発展につながっている。

In this paper, we propose a method for the design of LSI hierarchy and demonstrate the effectiveness of the method. The proposed method includes: (1) changing method of position restriction of hierarchical information;(2) optimizing method of position restriction of hierarchical information; and (3) changing method of position restriction of hierarchical information. (1)(1) Constraints (2) Optimization (3) Consistency (4) Attention (5) This is the best way to optimize the performance of the system. (2) Optimization, optimization, optimization. In addition, the key points in the design of the equipment are: the layout of the equipment, the stage of the equipment, the position of the equipment, the prediction of the equipment, the opening of the equipment, the improvement of the equipment, and the guarantee of the equipment. An overview of the results and methods of LSI physical design was presented at the International Conference on ISPD, and detailed information was collected and published at the IEEE Transaction on CAD. In addition, the joint research of private enterprises and the implementation of the joint research of private enterprises and private enterprises are carried out. This study is aimed at improving the design and development of the project.

项目成果

中武繁寿: "Flipにより自己変化するスタイナ木とそのVLSI最適配線への応用"情報処理学会論文誌. 41・4. 881-88* (2000)

Shigehisa Nakatake：“通过翻转改变自身的斯坦纳树及其在 VLSI 优化布线中的应用”日本信息处理学会会刊 41・4*（2000 年）。

Shigetoshi Nakatake: "Consistent Floorplanning with Hierarchical Superconstraints"IEEE Transaction on Computer-Aided Design of Integrated Circuits and Systems. 21・1. 42-49 (2002)

Shigetoshi Nakatake：“具有分层超级约束的一致布局规划”IEEE 集成电路和系统计算机辅助设计交易 21・1 (2002)。

Shigetoshi Nakatake: "Consistent Floorplanning with Super Hierarchical Constraints"Proc. of ACM International Symposium on Physical Design. 144-149 (2001)

Shigetoshi Nakatake：“具有超级层次约束的一致布局规划”Proc。

Shigetoshi Nakatake: "Explicit Expression and Simultaneous Optimization of Placement and Routing for Analog IC Layouts"Proc. Of IEEE/ACM Asia South-Pacific Design Automation Conference. (2002)

Shigetoshi Nakatake：“模拟 IC 布局的布局和布线的显式表达和同时优化”Proc。

中武繁寿: "Consistent Floorplanning with Super Hierarchical Constraints"Proc.of Intl.Symposium on Physical Design 2001. (発表予定).

Shigehisa Nakatake：“具有超级分层约束的一致布局规划”Proc.of Intl.Symposium on Physical Design 2001。（待提交）。