权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

リコンフィギュラブルコンピューティング向け簡易開発環境の構築

为可重构计算构建简单的开发环境

基本信息

批准号：
17650009
负责人：
中野浩嗣
金额：
$ 1.86万
依托单位：
Hiroshima University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Exploratory Research
财政年份：
2005
资助国家：
日本
起止时间：
2005 至 2007
项目状态：
已结题

项目摘要

FPGAは,任意の回路データをダウンロードすることにより,インスタントに専用回路を埋め込むことができるリコンフィギュラブルLSIであり,低コストで専用LSIを実現するものとして注目をされている.これまでに,研究代表者のグループでは,FPGAのリコンフィギュラブルな機能を利用した高速な計算処理方法の開発を行なってきた.その研究の過程において,ハードウェア設計は極めて複雑であり,ハードウェアを制御するソフトウェアの開発も容易ではない.そこで,FPGAを利用した処理の高速化が容易に行なえるよう,簡易開発環境を整備するのが本研究の目的である.これまでに開発した簡易開発環境を用いて、改良版n choose kカウンタ、2値化ハードウェアアルゴリズム、初期化アルゴリズム、超小型CPUなどの開発を行った。特に、超小型CPUは、約250行のVerilogHDLソースコードで動作する本格的な機能をもつものである。このCPUは完全なスタックアーキテクチャであり、超小型であるにもかかわらず、幅広い機能をもっている。この超小型CPUをターゲットとするアセンブラとCコンパイラも設計した。この超小型CPUを題材とする学習テキストをデザインウェーブ誌に2007年4月より隔月で、「基礎から学ぶVerilogHDL&FPGA設計」として掲載中である。掲載は全15回を予定している。

FPGA, any circuit design, design In this regard, the research representative's team is working on the development of FPGA's high-speed computing and processing methods. During the research process, the design of the vehicle is extremely complex, and the development of the vehicle is easy. Therefore,FPGA is easy to use and high speed processing, and simple development environment is the purpose of this study. This is the development of simple development environment, improved version of the n choose k, 2 value of the development of small CPU, small CPU development. The ultra-small CPU has about 250 lines of Verilog HDL software for operation. This CPU is completely different from the original CPU. It is very small. It has many functions. The ultra-small CPU is designed to be a small computer. This ultra-small CPU design theme was published in April 2007 as "Basic Learning Verilog HDL &FPGA Design." The 15 chapters of the book are scheduled to be published.

项目成果

期刊论文数量（2）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

Randomized Initialization on the 1-dimentional Reconfigurable Mesh

一维可重构网格的随机初始化

DOI：
发表时间：
2007
期刊：
International Conference on Parallel and Distributed Computing, Applications and Technologies
影响因子：
0
作者：
Yasuaki Ito;Koij Nakano;Youhei Yamagishi;Koji Nakano;Koji Nakano
通讯作者：
Koji Nakano

Component Labeling for k-Concave Binary Images Using an FPGA

使用 FPGA 对 k 凹二值图像进行组件标记

DOI：
发表时间：
2007
期刊：
影响因子：
0
作者：
Yasuaki Ito;Koji Nakano
通讯作者：
Koji Nakano

Efficient Hardware Algorithms for N Choose K Counters Using the Bitonic Merger

使用双调合并的 N 选择 K 计数器的高效硬件算法

DOI：
发表时间：
2007
期刊：
International Journal on Foundations of Computer Science 18・3
影响因子：
0
作者：
Yasuaki Ito;Koij Nakano;Youhei Yamagishi
通讯作者：
Youhei Yamagishi

Optimal Initialization for the 1-Dimensional Reconfigurable Mesh

一维可重构网格的最优初始化

DOI：
发表时间：
2007
期刊：
Proc. of International Conference on Applications and Principles of Information Science
影响因子：
0
作者：
Yasuaki Ito;Koij Nakano;Youhei Yamagishi;Koji Nakano
通讯作者：
Koji Nakano

Direct Binary Search法によるマルチトニング

使用直接二分搜索方法进行多色调处理