バレーエンジニアリングを駆使したゲルマニウムスピン素子の室温高性能化

本研究は、次世代の超低消費電力半導体素子として期待されているGeベースのスピントランジスタの実現に向けて、室温スピン伝導の高効率化を目的としています。昨年度、研究代表者はGeにおけるスピン緩和の主要因であるバレー間スピン散乱を抑制するために、バレーのエネルギー分裂が期待される歪みSi0.1Ge0.9をスピン伝導チャネルに用いることで、室温におけるスピン拡散長およびスピン緩和時間を従来のGeと比較して約2倍に増大することに成功しました。本年度は、昨年度の結果に対し再現性を確かめるために多くの試料のデータを追加し、さらに、歪みSi0.1Ge0.9チャネルに電界印加した際にスピンドリフト伝導距離がおよそ5倍にも増大することを実証しました。以上の成果は、歪みによるバレー分裂が室温スピン輸送に有効であることを示す信頼性の高い実験結果であり、昨年度の結果と合わせて米国一流物理学雑誌「Physical Review Applied」への掲載に至りました。一方で、高効率なスピン伝導を実現するためにはスピン注入・検出界面構造を検討する必要もあります。そこで、Co系ホイスラー合金/Geスピン注入界面への原子層挿入の効果を実験的に調査しました。界面構造の分析とスピン伝導実験の結果から、V・Cr・Cuなどの非磁性元素を界面に挿入した際にはスピン注入効率が著しく低下し、Fe・Coなどの強磁性元素を挿入した際にはスピン注入効率が増大することを体系的に明らかにしました。半導体スピンデバイスにおける界面の影響を詳細に調査した先行研究はほとんどなく、本結果は半導体へのスピン注界界面の設計に重要な知見を与える成果であり、米国一流物理学雑誌である「Physical Review B」に掲載されました。

本研究は、次世代の超低消費電力半導体素子として期待されているGeベースのスピントランジスタの実現に向けて、室温スピン伝導の高効率化を目的としています。昨年度、研究代表者はGeにおけるスピン緩和の主要因であるバレー間スピン散乱を抑制するために、バレーのエネルギー分裂が期待される歪みSi0.1Ge0.9をスピン伝導チャネルに用いることで、室温におけるスピン拡散長およびスピン緩和時間を従来のGeと比較して約2倍に増大することに成功しました。本年度は、昨年度の結果に対し再現性を確かめるために多くの試料のデータを追加し、さらに、歪みSi0.1Ge0.9チャネルに電界印加した際にスピンドリフト伝導距離がおよそ5倍にも増大することを実証しました。以上の成果は、歪みによるバレー分裂が室温スピン輸送に有効であることを示す信頼性の高い実験結果であり、昨年度の結果と合わせて米国一流物理学雑誌「Physical Review Applied」への掲載に至りました。一方で、高効率なスピン伝導を実現するためにはスピン注入・検出界面構造を検討する必要もあります。そこで、Co系ホイスラー合金/Geスピン注入界面への原子層挿入の効果を実験的に調査しました。界面構造の分析とスピン伝導実験の結果から、V・Cr・Cuなどの非磁性元素を界面に挿入した際にはスピン注入効率が著しく低下し、Fe・Coなどの強磁性元素を挿入した際にはスピン注入効率が増大することを体系的に明らかにしました。半導体スピンデバイスにおける界面の影響を詳細に調査した先行研究はほとんどなく、本結果は半導体へのスピン注界界面の設計に重要な知見を与える成果であり、米国一流物理学雑誌である「Physical Review B」に掲載されました。