Feldeffekttransistoren mit nanoskaligen Halbleiterpartikeln

Das Gesamtziel des Forschungsvorhabens ist die Integration von Feldeffekt-Transistoren, bestehend aus einzelnen nanoskaligen kristallinen Halbleiterpartikeln, auf Foliensubstraten for eineflexible „low-cost Elektronik. Im Projekt wird dazu auf einem Isolator eine geschlossene Metallschicht durch Nanoskalige Gräben aufgetrennt. 在该 Gräben wird anschließend eine stak begrenzte Anzahl von Silizium-HalbleiterkristalHten mit passendem Durchmesser eingefüllt. Dabei bilden sich automatisch zwei Kontakte, die eine elektrische Charakterisierung der Partikel ermöglichen.使用硅基材料和纳米晶体的电子技术和金属连接技术来实现晶体管结构的结构、结构和结构的特征。晶体管与硅纳米粒子、锗粒子和锌氧化物纳米粒子等材料的性能有关。在奥斯陶施德Trägermaterials 硅在异质材料（玻璃，Folien 等）geplant，苏打自由beschaltbare 晶体管在底栅极或顶栅极结构zur 分析anstehen。

Das Gesamtziel des Forschungsvorhabens ist die Integration von Feldeffekt-Transistoren, bestehend aus einzelnen nanoskaligen kristallinen Halbleiterpartikeln, auf Foliensubstraten für eine flexible „low-cost Elektronik. Im Projekt wird dazu auf einem Isolator eine geschlossene Metallschicht durch nanoskalige Gräben aufgetrennt. In diese Gräben wird anschließend eine stark begrenzte Anzahl von Silizium-HalbleiterkristalHten mit passendem Durchmesser eingefüllt. Dabei bilden sich automatisch zwei Kontakte, die eine elektrische Charakterisierung der Partikel ermöglichen. Zusammen mit dem Siliziumsubstrat als Steuerelektrode und einer dünnen dielektrischen Schicht unterhalb der Elektroden bilden die Nanokristallite und die Metallkontakte eine Feldeffekt-Transistorstruktur, deren Eigenschaften bislang unbekannt sind. Eine Eignung der Struktur und ein entsprechender Feldeffekt konnten jedoch bereits nachgewiesen werden. Transistoren mit einkristallinen Silizium-Nanopartikeln, aber auch aus Germanium- und Zinkoxid-Nanopartikeln als aktives Material sollen hinsichtlich der elektrischen Eigenschaften analysiert werden. Anschließend ist ein Austausch des Trägermaterials Silizium durch ein isolierendes Substrat (Glas, Folien, etc.) geplant, sodass frei beschaltbare Transistoren in Bottom-Gate- oder Top-Gate-Struktur zur Analyse anstehen.