RF/Analog Verification Engineering

射频/模拟验证工程

基本信息

  • 批准号：
    497282-2016
  • 负责人：
    Zim, Zuhaer
  • 金额：
    $ 0.33万
  • 依托单位：
    Peraso Technologies Inc.
  • 依托单位国家：
    加拿大
  • 项目类别：
    Experience Awards (previously Industrial Undergraduate Student Research Awards)
  • 财政年份：
    2016
  • 资助国家：
    加拿大
  • 起止时间：
    2016-01-01 至 2017-12-31
  • 项目状态：
    已结题

项目摘要

No summary - Aucun sommaire
无摘要- Aucun sommaire

项目成果

期刊论文数量（0）
专著数量（0）
科研奖励数量（0）
会议论文数量（0）
专利数量（0）

数据更新时间：{{ journalArticles.updateTime }}

{{ item.title }}
{{ item.translation_title }}
  • DOI：
    {{ item.doi }}
  • 发表时间：
    {{ item.publish_year }}
  • 期刊：
    {{ item.journal_name }}
  • 影响因子：
    {{ item.factor }}
  • 作者：
    {{ item.authors }}
  • 通讯作者：
    {{ item.author }}

数据更新时间：{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ monograph.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ patent.updateTime }}

Zim, Zuhaer其他文献

Zim, Zuhaer的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI：
    {{ item.doi }}
  • 发表时间：
    {{ item.publish_year }}
  • 期刊：
    {{ item.journal_name }}
  • 影响因子：
    {{ item.factor }}
  • 作者：
    {{ item.authors }}
  • 通讯作者：
    {{ item.author }}
立即体验

相似海外基金

Verification and synthesis of structural features of analog/mixed-signal circuit using constraint programming exampled by ESD and level shifting
使用以 ESD 和电平移位为例的约束编程验证和综合模拟/混合信号电路的结构特征
  • 批准号：
    431736995
  • 财政年份：
    2020
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Research Grants
SHF: Medium: Booleanized Verification of Analog/Mixed Signal Systems
SHF：中：模拟/混合信号系统的布尔化验证
  • 批准号：
    1563812
  • 财政年份：
    2016
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Standard Grant
Design, verification, and test of analog and mixed-signal integrated circuits with an emphasis on PLLs
模拟和混合信号集成电路的设计、验证和测试，重点是 PLL
  • 批准号：
    451560-2013
  • 财政年份：
    2015
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Collaborative Research and Development Grants
Design, verification, and test of analog and mixed-signal integrated circuits with an emphasis on PLLs
模拟和混合信号集成电路的设计、验证和测试，重点是 PLL
  • 批准号：
    451560-2013
  • 财政年份：
    2014
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Collaborative Research and Development Grants
SBIR Phase II: Analog/Mixed-Signal Integrated Circuit Verification Coverage
SBIR 第二阶段：模拟/混合信号集成电路验证覆盖范围
  • 批准号：
    1431022
  • 财政年份：
    2014
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Standard Grant
Design, verification, and test of analog and mixed-signal integrated circuits with an emphasis on PLLs
模拟和混合信号集成电路的设计、验证和测试，重点是 PLL
  • 批准号：
    451560-2013
  • 财政年份：
    2013
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Collaborative Research and Development Grants
Formal verification of analog and mixed signal systems using automated theorem proving
使用自动定理证明对模拟和混合信号系统进行形式验证
  • 批准号：
    391924-2010
  • 财政年份：
    2013
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Postgraduate Scholarships - Doctoral
SBIR Phase I: Analog/Mixed-Signal Integrated Circuit Verification Coverage
SBIR 第一阶段：模拟/混合信号集成电路验证覆盖范围
  • 批准号：
    1248944
  • 财政年份：
    2013
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Standard Grant
Formal verification of analog and mixed signal systems using automated theorem proving
使用自动定理证明对模拟和混合信号系统进行形式验证
  • 批准号：
    391924-2010
  • 财政年份：
    2012
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Postgraduate Scholarships - Doctoral
SBIR Phase I: On Demand Verification for Analog Integrated Circuits
SBIR 第一阶段：模拟集成电路的按需验证
  • 批准号：
    1215450
  • 财政年份：
    2012
  • 资助金额：
    $ 0.33万
  • 项目类别：
    Standard Grant
{{ showInfoDetail.title }}

作者：{{ showInfoDetail.author }}

知道了