小尺寸HfTiO/TaON/GeON堆栈高k栅介质GeOI基MOSFET研究-猫眼课题宝

权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

课题基金

基金详情

小尺寸HfTiO/TaON/GeON堆栈高k栅介质GeOI基MOSFET研究

结题报告

批准号：

61274112

项目类别：

面上项目

资助金额：

80.0 万元

负责人：

徐静平

依托单位：

华中科技大学

学科分类：

F0406.集成电路器件、制造与封装

结题年份：

2016

批准年份：

2012

项目状态：

已结题

项目参与者：

季峰、雷青松、汪礼胜、徐火希、汪骏康、何美林

关键词：

栅极漏电流金属氧化物半导体场效应晶体管迁移率绝缘体上锗界面工程

国基评审专家1V1指导中标率高出同行96.8%

中文摘要

研究低漏电高性能小尺寸新型超薄HfTiO/TaON/GeON堆栈高k栅介质GeOI基MOSFET的核心制备技术。从界面工程、栅极漏电和等效氧化物厚度等问题入手，重点研究TaON/GeON双界面层的制备技术和淀积后退火技术，并对HfTiO/TaON/GeON堆栈栅介质的制备工艺进行研究，以期获得高质量的TaON/GeON/GeOI 界面，同时利用较厚的HfTiO层有效减小栅极漏电。将研究湿表面热氮化工艺和磁控溅射法制备上述堆栈栅介质的最佳工艺条件和最佳淀积后湿N2退火工艺，研制出相应的GeOI基MOSFET原型样品。由于HfTiO/TaON/GeON堆栈栅介质的使用，不仅能减小栅极漏电，而且能全面改善器件的界面特性，减小界面态和固定电荷密度，提高沟道载流子迁移率及器件栅控能力。这一研究工作的实施，将对我国微电子工业赶超国际先进水平及超深亚微米GeOI集成电路的研发产生重要影响，应用前景广阔。

英文摘要

The key technologies of small-scalled GeOI-based MOSFET with low gate leakage current and high performances are studied by using an ultra-thin HfTiO/TaON/GeON stack high k gate dielectric. A dual interlayer of TaON/GeON is proposed to obtain excellent interface quality. The HfTiO high k gate dielectric is in-situ deposited by co-sputterting method, thus decreasing the gate leakage current. The surface natridation, deposition of high k dielectric and post-deposition annealing are key techologies, and will be optimized in preparation conditions. Based on above work, GeOI MOSFET sample will be fabricated, and excellent electrical properties of the devices are obtained, such as low gate leakage current, small interface state density, low oxide-charge density, enhanced gate control ability and high carrier mobility. The research results will have an important effect on GeOI-based IC industry of our country.

随着Si CMOS器件正在接近它的物理极限，寻找合适的高迁移率沟道材料以进一步提高器件驱动电流和工作速度成为当前国际上热门研究课题。Ge以其高的电子和空穴迁移率引起人们极大研究兴趣，有望成为下一代CMOS器件的沟道材料。因此，本项目开展有关Ge基 MOS器件的研究具有重要科学意义和应用前景。.本项目重点研究Ge基MOS器件表面处理技术、界面钝化层/高k栅介质材料、堆栈栅介质结构、制备工艺及其界面特性等，制备了高性能的Ge基MOS器件。针对不同高k材料(如La2O3、Y2O3等)、不同界面钝化层[如GGO、LaON、TaON等]、不同双钝化层(如TaON/LaON、TaON/Si)以及不同表面处理技术(如N2、NH3等离子体处理、氟化处理)等对 Ge MOS器件界面和电特性的影响开展了深入的研究。在降低界面态密度(Dit)、增加栅介质等效k值、降低栅极漏电(Jg)等方面取得了许多重要成果：① 稀土氧化物可以通过与Ge反应生成稳定的锗酸盐钝化层来改善界面质量，如制备的LaON/Ge叠层获得了小的Dit (4.96 × 1011 cm−2eV−1)和Jg (2.89 × 10-4 A/cm2 @Vg = Vfb +1 V)以及较大的k值(18.8)；② 通过向La2O3中掺入合适含量的N和Ti，可以获得Dit小(3.1× 1011cm−2eV−1)且k值高(24.6)的栅介质；③设计制备了合适堆栈的双钝化层，如TaON/LaON、LaON/Si、TaON/Si等，其界面质量及器件性能均优于单钝化层器件，其机理在于第一层与Ge有好的界面质量，第二层能有效阻挡元素间的互扩散，有效隔离了高k介质层对界面质量的影响。制备的TaON/Si双钝化层Ge MOS器件，Dit = 2.9×1011 eV-1cm-2、Jg = 6.07×10-6 A/cm2 @Vg = Vfb +1 V，k = 20.7；④ 在钝化层基础上，辅以N或F等离子处理可以进一步改善堆栈介质与Ge的界面质量，如对③中的TaON/Si双钝化层样品经过F等离子体处理后，其Dit降低到2.01011 eV-1cm-2、Jg减小到2.04×10-6A/cm2 at Vg=Vfb+1V，k 增加到= 21.1。上述研究成果均处于国际先进水平。已在国际国内重要期刊和国际会议上发表学术论文17篇以及2篇博士和6篇硕士学位论文

期刊论文列表

专著列表

科研奖励列表

会议论文列表

专利列表

Simulation of electrical characteristics and structural optimization for small-scaled dual-gate GeOI MOSFET with high-k gate dielectric