Schnellste Schaltungskomponenten für Analog-Digital- und Digital-Analog-Umsetzer mit Abtastraten von über 50 GS/s basierend auf InP-DHBT-Technologie

100gb以太网（z.B）、软件定义无线电（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）、光纤通信技术（z.B）等。基于集成电路的数字信号处理器（DSP）在cmos技术中的应用。Die geringen nomen Betriebsspannungen der modern cmos - transistor begrenzen aber Die Linearität and Die Amplitudenauflösung reiner CMOS-A/D-Wandler sehr stark。Daher - die combination von schnellen Abtast-Halte-Schaltungen and breitbandigen Treiberverstärkern in iii - v - bipolartechnology mit vielfach parallelen, hochauflösenden Quantisierern in cmos technology[3] [4] [1] [2] [2] [2] [2] [2] [2] [2] [1] [1] [1] [1] [1] [1] [1] [3] [1] [3] [1] [3] [1] [3] [1] [4]Diese D/A-Wandler werden night nur r mehrstufige调制信号，sonch zur Vorverzerrung binärer Übertragungssignale benötigt。标准cmos技术中模拟-数字漫游技术的基本描述：模拟-数字漫游技术的基本描述：模拟-数字漫游技术的基本描述：模拟-数字漫游技术的基本描述：模拟-数字漫游技术的基本描述；李振英教授主持的“世界经济论坛”项目。M. Schröter，德国德累斯顿工业大学，der ein fendr höchstfrequente Schaltungen geeignetes transitormodel (HICUM) f<e:1> r die in diesem Vorhaben zu verwendende InP-DHBTTechnologie des Fraunhofer-Instituts fr Angewandte Festkörperphysik (IAF) in Freiburg bereitstellen。Das in Auge gefasste Wandlerkonzept basiert auf - einem hybriden Ansatz, Das die vorz<s:1> ge der höchstfrequenten inp - dhbt - technology bei den linearen Verstärkern, den abstgliedern and den Treiberstufen mit der Höchstintegration in CMOS kombiniert， wodurch bei Quantisierungsschaltungen aufwändige数字补偿- and Korrekturschaltungen ermöglicht werden。Das Ziel des Vorhabens ist der Nachweis， dass mit diesen Komponenten A/D- and D/A- umsetzer mit Abtastraten von ber 50 GHz和einer effekven Auflösung von mehr和4 bit besignal frequency von bis zu 20 GHz möglich sind。

Kommende Anwendungen in der optischen Datenübertragung (z.B. 100Gbit- Ethernet), der Funktechnik (z.B. Software-Defined-Radio) wie auch der dazugehörigen Messtechnik erfordern A/D- und D/A-Wandler mit Abtastraten im Bereich zwischen 10 GHz und 60 GHz bei einer nominalen Auflösung zwischen 3 und 8 bit. Im Allgemeinen wird eine Integration der Wandler zusammen mit der digitalen Signalverarbeitung (DSP) in CMOS-Technologie angestrebt. Die geringen nominalen Betriebsspannungen der modernen CMOS-Transistoren begrenzen aber die Linearität und die Amplitudenauflösung reiner CMOS-A/D-Wandler sehr stark. Daher ist die Kombination von schnellen Abtast-Halte-Schaltungen und breitbandigen Treiberverstärkern in III-V-Bipolartechnologie mit vielfach parallelen, hochauflösenden Quantisierern in CMOS-Technologie sehr attraktiv. Weiterhin bieten die III-VBipolartechnologien das Potential für D/A-Wandler-Komponenten mit hohem Ausgangsspannungshub, um direkt Laserdioden oder optische Modulatoren anzusteuern. Diese D/A-Wandler werden nicht nur für mehrstufige Modulationssignale, sondern auch zur Vorverzerrung binärer Übertragungssignale benötigt.Basierend auf eigenen Vorarbeiten zu schnellen Analog-Digitalwandlern in Standard- CMOS-Technologie sollen in diesem Vorhaben die Grenzen für Analog-Digital- und Digital-Analog-Wandler mit weltweit an der Spitze liegender InP-DHBT-Technologie ausgelotet werden. Das Vorhaben ist ein gemeinsames Projekt mit Prof. Dr.-Ing. M. Schröter, TU Dresden, der ein für höchstfrequente Schaltungen geeignetes Transitormodell (HICUM) für die in diesem Vorhaben zu verwendende InP-DHBTTechnologie des Fraunhofer-Instituts für Angewandte Festkörperphysik (IAF) in Freiburg bereitstellen wird. Das ins Auge gefasste Wandlerkonzept basiert auf einem hybriden Ansatz, das die Vorzüge der höchstfrequenten InP-DHBT-Technologie bei den linearen Verstärkern, den Abtastgliedern und den Treiberstufen mit der Höchstintegration in CMOS kombiniert, wodurch bei den Quantisierungsschaltungen aufwändige digitale Kompensations- und Korrekturschaltungen ermöglicht werden. Das Ziel des Vorhabens ist der Nachweis, dass mit diesen Komponenten A/D- und D/A-Umsetzer mit Abtastraten von über 50 GHz und einer effektiven Auflösung von mehr als 4 bit bei Signalfrequenzen von bis zu 20 GHz möglich sind.