课题基金 / 基金详情

Rapid Prototyping Technology for Large Scale Logic Circuits

Rapid Prototyping Technology for Large Scale Logic Circuits
大规模逻辑电路快速原型技术
批准号:
09559014
负责人:
SUEYOSHI Toshinori
金额:
$8.32万
依托单位:
依托单位国家:
日本
项目类别:
Grant-in-Aid for Scientific Research (B)
财政年份:
1997
资助国家:
日本
项目状态:
已结题
起止时间:
1997 至 1998

项目摘要

项目成果

SUEYOSHI Toshinori的其他基金

相关文献

中文摘要
翻译
正如研究计划中提到的,我们研究了大规模逻辑电路的快速成型技术。以下是本研究的主要成果。提出了一种交互式逻辑划分方法,利用设计者的知识将门级网表划分为多个现场可编程门阵列。该方法实现了独立于诸如原理图捕获和硬件描述语言等设计条目的有效逻辑划分。提高了现场可编程门阵列的利用率和运算速度。除了方法I之外,在快速原型环境中引入了两种自动逻辑划分方法,分别从门级网表和硬件描述语言划分逻辑电路。结合三种划分方法,提供了更高效的原型开发环境。我们将快速原型环境应用到VLSI系统设计教学中。采用图形化的HDL语言录入工具,将开发系统的设计规格说明直接利用设计录入。为新手设计人员提供了有效的设计方法和设计工具。我们将快速原型环境应用于多媒体设备的图像处理大规模集成电路设计。这一结果表明,利用LPGA可以很容易地研究出适合运算速度和电路规模的结构。
英文摘要
As mentioned in the research plan, we study Rapid Prototyping Technology for Large Scale Logic Circuits. The followings are major results of the research.1. We developed interactive logic partitioning method which divides gate level netlist into FPGAs utilizing knowledge of designer. This method enables effective logic partitioning independent of design entries such as schematic capture and hardware description language. Utilization ratio and operation speed of FPGA are improved.2. In addition to method I., two automatic logic partitioning methods were introduced into rapid prototyping environment, which divide logic circuits from gate level netlist and hardware description language. Combining three partitioning methods provided more efficient prototyping environment.3. We applied the rapid prototyping environment to VLSI system design education. Adopting Graphical HDL entry tool, design specifications of developing system were immediately utilized design entry. It provided not only effective design methods but also design tool for novice designers.4. We applied the rapid prototyping environment to image processing LSI design for multimedia equipment. This results show that it provided easily to investigation a suitable architecture for operation speed and circuit size using LPGA.
期刊论文(8)
专著(0)
科研奖励(0)
会议论文
児玉,宣貴: "LPGAによるリアルタイム動画像圧縮符号化用動き検出LSIの開発" Proc.5th FPGA/PLD Conference & Exhibit予稿集. 279-288 (1997)
Nobutaka Kodama:“使用 LPGA 开发用于实时视频压缩和编码的运动检测 LSI”Proc.5th FPGA/PLD Conference & Exhibit Proceedings 279-288 (1997)。
DOI: --
发表时间:
期刊:
影响因子: --
作者: []
通讯作者:
Mamoru Sasaki: "An Analog VLSI for Analog-to-Binary Image Conversion" The Transactions of the Institute of the Electronics, Information and Communication Engineers. (to appear). (1999)
Mamoru Sasaki:“用于模拟到二进制图像转换的模拟 VLSI”电子、信息和通信工程师学会会刊。
DOI: --
发表时间:
期刊:
影响因子: --
作者: []
通讯作者:
佐々木守: "最適値探索を行うHopfieldモデルのパラメータのバラツキに対する低感度化" 電子情報通信学会論文誌. J80-A巻・6号. 926-935 (1997)
Mamoru Sasaki:“降低 Hopfield 模型对参数变化的最佳值搜索的敏感性”,《电子、信息和通信工程师协会学报》,第 6 期,第 926-935 期(1997 年)。
DOI: --
发表时间:
期刊:
影响因子: --
作者: []
通讯作者:
児玉宣貴: "動き検出LSIのアーキテクチャ設計とLPGAによる試作" 電子情報通信学会技術研究報告. 97巻・579号. 31-38 (1998)
Nobutaka Kodama:“使用 LPGA 的运动检测 LSI 的架构设计和原型制作”IEICE 技术研究报告,第 97 卷,第 579 期。 31-38 (1998)。
DOI: --
发表时间:
期刊:
影响因子: --
作者: []
通讯作者:
共 8 条
    Development of Self-Repair Dependable system on FPGA
    • 批准号:
      22300018
    • 项目类别:
      Grant-in-Aid for Scientific Research (B)
    • 资助金额:
      $11.81万
    • 财政年份:
      2010
    • 负责人:
      SUEYOSHI Toshinori
    • 依托单位:
    Research for Reconfigurable System Technology using Fine Grained Cell Architecture
    • 批准号:
      17300021
    • 项目类别:
      Grant-in-Aid for Scientific Research (B)
    • 资助金额:
      $10.08万
    • 财政年份:
      2005
    • 负责人:
      SUEYOSHI Toshinori
    • 依托单位:
    Research and Development of Flexible Hardware and Remote Reconfiguration Techniques
    • 批准号:
      14390041
    • 项目类别:
      Grant-in-Aid for Scientific Research (B)
    • 资助金额:
      $7.04万
    • 财政年份:
      2002
    • 负责人:
      SUEYOSHI Toshinori
    • 依托单位:
    Study on Next Generation FPGA toward Reconfigurable Computing
    • 批准号:
      11490028
    • 项目类别:
      Grant-in-Aid for Scientific Research (B)
    • 资助金额:
      $9.41万
    • 财政年份:
      1999
    • 负责人:
      SUEYOSHI Toshinori
    • 依托单位: