Analog circuits with time varying parameters caused by device aging and gate currents: modelling of impact on circuit behaviour; assessment and development of countermeasures.

在类似的Schaltungstechnik gibt es fülle von erproten Maünahman，um Variationen Wie Offset，Temperatur-und SpannungsSchwankungen zu Begegnen中。在新的cmos-Technologien Tauchen jedoch aufgrund der fortschreitenden skalierung Neue Effekte auf，die zeitabhängie参数driften MIT sehr unterschiedlicchen Zeitkonstanten and统计学en Variationen verursachen.因此，它持续时间和温度应力(偏置温度应力BTS)Vursachte Einsat zspannungs漂移Einen准统计量的Anteil MIT Zeitkonstanten von Tagen Order Monten和Einen松弛的Anteil MITénderungen im Mikrosekunden-bis Sekundenbereich。Gate-Ströme Eine Zeitliche Veränderung von Gate-Ladungen and Stellen Besonder für ladungsSpeichernde Knoten in Schalt-Kondenator-SchalTungen ein Problem DAR.我是Gegensatz zurüblichen Digital ischen模拟狼的形式模型für den Effekte auf Analogschaltungen entwickeln，um ihre kombinierten Auswirkungen zu teruchenen。我们的方法和Teststrukturen für ihre Charakterisierung ableiten Sowie Gegenma？nahmen Wie Kalibierung，Kompensation and Fehlerkorrekut bewten and Neue Ma？nahmen entwickeln？在Einem MIT beesonderem Risiko behafteil des Projekts Wollen Wir die Möglichkeit unteressen，dh ch abichtlen en stresh en Stress Schaltungseigenschaften z.B.zur Offset-Korrekturzu verändern oder the Schaltungen vor Inbetriebnahme künstlich zu albetn.

In der analogen Schaltungstechnik gibt es eine Fülle von erprobten Maßnahmen, um Variationen wie Offset, Temperatur- und Spannungsschwankungen zu begegnen. In neuen CMOS-Technologien tauchen jedoch aufgrund der fortschreitenden Skalierung neue Effekte auf, die zeitabhängige Parameterdriften mit sehr unterschiedlichen Zeitkonstanten und statistischen Variationen verursachen. So hat die durch Spannungs- und Temperatur-Stress (Bias Temperature Stress BTS) verursachte Einsatzspannungsdrift einen quasi-statischen Anteil mit Zeitkonstanten von Tagen oder Monaten und einen relaxierenden Anteil mit Änderungen im Mikrosekunden- bis Sekundenbereich. Gate-Ströme bewirken eine zeitliche Veränderung von Gate-Ladungen und stellen besonders für ladungsspeichernde Knoten in Schalter-Kondensator-Schaltungen ein Problem dar. Im Gegensatz zur üblichen numerischen Simulation wollen wir formale Modelle für den Einfluss dieser Effekte auf Analogschaltungen entwickeln, um ihre kombinierten Auswirkungen zu untersuchen. Daraus wollen wir Methoden und Teststrukturen für ihre Charakterisierung ableiten sowie Gegenmaßnahmen wie Kalibierung, Kompensation und Fehlerkorrektur bewerten und neue Maßnahmen entwickeln. In einem mit besonderem Risiko behafteten Teil des Projekts wollen wir die Möglichkeit untersuchen, durch absichtlichen Stress Schaltungseigenschaften z.B. zur Offset-Korrektur zu verändern oder Schaltungen vor Inbetriebnahme künstlich zu altern.