Analysis and optimization of parametric yield for low-power circuits

点击翻译按钮获取中文摘要

Das beantragte Projekt befaßt sich mit Ausbeuteanalyse und robustem Entwurf von verlustleistungsarmen Schaltungen für die Informationsverarbeitung. Neue verlustleistungssparende Schaltungskonzepte und Algorithmen werden sich nur dann durchsetzen, wenn sich mit vergleichbarer Ausbeute wie digitale CMOS-Schaltungen hergestellt werden können. Sie sind jedoch prinzipiell empfindlicher gegenüber Parameterschwankungen und haben aufgrund ihrer Funktionsweise im Vergleich zu CMOS-Schaltungen unterschiedliche Ausfallmechanismen. In dem beantragten Forschungsvorhaben sollen die maßgeblichen Ausbeutekriterien ermittelt werden, die quantitativen Abhängigkeiten in einer für den Entwurf nutzbaren Form angegeben und technologische Maßnahmen zur Erhöhung der Ausbeute vorgeschlagen werden. Für adiabatische Schaltungen sollen eine Bibliothek von robusten Schaltungsprimitiven entworfen und Strategien für den ausbeutefreundlichen Entwurf ausgearbeitet werden. Die eingesetzten Methoden sind experimentelle Charakterisierung von Bauelementen und Grundschaltungen mit integrierten Testanforderungen sowie Simulationen auf der Prozeß-, Bauelemente- und Schaltungsebene. Gemeinsam mit Verbundpartnern soll damit eine übergreifende Optimierung bis zur Algorithmen- und Architekturebene ermöglicht und an größeren Testvehikeln demonstriert werden.