Kompensation von On-Chip Parameterschwankungen durch lokale Spannungsanpassung aufgrund von in-situ Verzögerungsmessungen in integrierten CMOS Schaltungen

点击翻译按钮获取中文摘要

Im Rahmen der fortschreitenden Miniaturisierung der digitalen CMOS Technologie gelangen die einzelnen Prozessschritte bei der Herstellung immer weiter an ihre Grenzen. Dadurch ergeben sich immer größere Schwankungen in den elektrischen Charakteristiken der einzelnen Bauelemente – nicht nur zwischen verschiedenen Exemplaren aus einer Fertigung, sondern auch zwischen den verschiedenen Transistoren auf einer einzigen Integrierten Schaltung. In dem Forschungsvorhaben soll untersucht werden, inwieweit diese Schwankungen durch eine lokale Anpassung der an die einzelnen CMOS Gatter angelegten Versorgungsspannungen kompensiert werden können. Dazu soll eine neuartige, an unserem Lehrstuhl entwickelte in-situ Messung der lokalen Schaltgeschwindigkeit auf dem Chip benutzt werden und ein Algorithmus zur Bestimmung der optimalen Verteilung der Versorgungsspannungen entwickelt werden. Des Weiteren soll mittels Simulationsrechnungen und vereinfachten Modellen analysiert werden, in welchem Ausmaß sich Verbesserungen hinsichtlich Schaltgeschwindigkeit, Leistungsverbrauch und Ausbeute in zukünftigen Technologiegenerationen durch diese lokale Adaption der Versorgungsspannung ergeben können. Zusätzlich soll auch die Verbesserung der Langzeitstabilität und das Verhalten bei zukünftigen Bauelementtypen analysiert werden.