Senkung der Verlustleistung in energierückgewinnender Logik durch abschaltbare Spannungsversorgung

点击翻译按钮获取中文摘要

Energierückgewinnende (adiabatische) Logikschaltungen ermöglichen im Vergleich zu statischem CMOS deutliche Energieeinsparungsfaktoren während des dynamischen Betriebes. Liegen statische Signale an, verbrauchen adiabatische Schaltungen weiterhin Energie. Dieser Nachteil gegenüber anderen Schaltungs-techniken soll durch die in diesem Projekt entwickelte Abschaltung der getakteten Versorgungsspannung (Power-Clock Gating) beseitigt werden. Einen wichtigen Teil nimmt dabei der Entwurf der Vierphasenoszillatoren ein, die als Spannungs-generatoren dienen. Für adiabatische Schaltungen müssen diese energieeffizient arbeiten und für das Power-Clock Gating zugleich abschaltbar sein. Von einer Reduzierung der Latenz, für die wir adiabatische Komplexgatter entwickeln wollen, profitieren sowohl das Power-Clock Gating als auch der aktive Betrieb. Neben der Schaltungsentwicklung sind verschiedene Modi des Abschaltens zu untersuchen und die Einsatzgebiete zu definieren, die sich durch die Unterschiede in Energie-einsparung und Abschaltgeschwindigkeit ergeben. Das Power-Clock Gating wird mit einer State-Machine durchgeführt, wodurch die Modi während des Betriebs ausgewählt werden können. Die in den Simulationen ermittelten Resultate sollen mit Messungen an einer FIR-Teststruktur verifiziert werden. Mit einem Verhaltensmodell sollen die Kenngrößen und Schnittstellen adiabatischer Funktionsblöcke beschrieben werden und Regeln für den Entwurf von Systemen der digitalen Signalverarbeitung erarbeitet werden.