金属/シリコン界面の伝導電子プロ-ブによるシリコン内部からのESR評価

アイオン注入によりシリコン表面層にドナ-をド-プし,このSi:P系のドナ-/伝導電子の電子スピン共鳴(ESR)測定を低温域で試み,まず基礎デ-タの集積を行った。次にSi:P系上に以下の金属及び半導体薄膜を形成し,ドナ-/伝導電子のスピン緩和の変化についてESRで調べ,界面の新しい評価法について検討を行った。(I)金属/シリコン界面。分子線エピタキシャル(MBE)法でGaを10層,Asを2層それぞれ付け,Ga/Si:P系とAs/Si:P系を作製し、更に真空蒸着法でAu及びSbを蒸着し、Au/Si:P系とSb/Si:P系を作製した。界面形成直後はスピン緩和の変化はなく,その後の熱処理により変化が観測された。(II)GaAs/シリコン界面。MBE法によって膜厚の異なる結晶GaAsとアモルファスGaAs層をつけGaAs/Si:P系を作製した。このESR測定からこの系では著しいスピン緩和の変化が起ること,膜厚が厚い程スピン緩和時間が短くなり,アモルファスGaAsの方が結晶GaAsよりスピン緩和時間を短くすることを明らかにした。以上の実験結果は(a)ドナ-/伝導電子の界面でのトンネリングの確率,(b)Si:P系上の薄膜構成元素との相互作用の強さ,及び(c)その薄膜に於けるドナ-/伝導電子の滞在時間割合の主に三つの物理量の変化によって説明される。これ等の変化より逆に界面についての知見を得ることが可能と考えられ,今後,一層定量的な解析を行う必要がある。本年度の研究の成果は,本手法により界面形成に伴ったスピン緩和の変化が検出されることを明らかにしたことである。

アイオン注入によりシリコン表面層にドナ-をド-プし,このSi:P系のドナ-/伝導電子の電子スピン共鳴(ESR)測定を低温域で試み,まず基礎デ-タの集積を行った。次にSi:P系上に以下の金属及び半導体薄膜を形成し,ドナ-/伝導電子のスピン緩和の変化についてESRで調べ,界面の新しい評価法について検討を行った。(I)金属/シリコン界面。分子線エピタキシャル(MBE)法でGaを10層,Asを2層それぞれ付け,Ga/Si:P系とAs/Si:P系を作製し、更に真空蒸着法でAu及びSbを蒸着し、Au/Si:P系とSb/Si:P系を作製した。界面形成直後はスピン緩和の変化はなく,その後の熱処理により変化が観測された。(II)GaAs/シリコン界面。MBE法によって膜厚の異なる結晶GaAsとアモルファスGaAs層をつけGaAs/Si:P系を作製した。このESR測定からこの系では著しいスピン緩和の変化が起ること,膜厚が厚い程スピン緩和時間が短くなり,アモルファスGaAsの方が結晶GaAsよりスピン緩和時間を短くすることを明らかにした。以上の実験結果は(a)ドナ-/伝導電子の界面でのトンネリングの確率,(b)Si:P系上の薄膜構成元素との相互作用の強さ,及び(c)その薄膜に於けるドナ-/伝導電子の滞在時間割合の主に三つの物理量の変化によって説明される。これ等の変化より逆に界面についての知見を得ることが可能と考えられ,今後,一層定量的な解析を行う必要がある。本年度の研究の成果は,本手法により界面形成に伴ったスピン緩和の変化が検出されることを明らかにしたことである。