VLSI 电路中逻辑综合和验证的高效算法-猫眼课题宝

VLSI 电路中逻辑综合和验证的高效算法

批准号：

5209416

负责人：

Professor Dr. Bernd Becker

金额：

$0.0万

依托单位：

Institut für Informatik (IIF)

依托单位国家：

德国

项目类别：

Priority Programmes

财政年份：

1995

资助国家：

德国

项目状态：

已结题

起止时间：

1994-12-31 至 2000-12-31

来源：

https://gepris.dfg.de/gepris/projekt/5209416?language=en

关键词：

Effiziente Algorithmen zur Logiksynthese und

项目摘要

项目成果

Professor Dr. Bernd Becker的其他基金

相似基金

相关文献

中文摘要

翻译

点击翻译按钮获取中文摘要

英文摘要

Ausgehend von den bereits in den vergangenen Förderperioden erzielten Ergebnissen sollen die Arbeiten mit folgenden Schwerpunkten fortgesetzt bzw. abgeschlossen werden:Logiksynthese: - Zweistufige Realisierungen durch Minimierung von allgemeinen Exclusive Sum of Products (ESOPs)- Mehrstufige Realisierungen unter Verwendung von EXOR als Grundgatter, Integration von ESOPs, exakter Synthese und Transformationen. Verifikation: - Verifikation von (arithmetischen)Schaltungen mit EXOR-basierten, word-level Datenstrukturen- Algorithmen für die sequentielle Verifikation mit dem MORE-Konzept.

期刊论文(0)

专著(0)

科研奖励(0)

会议论文