Effiziente Algorithmen zur Logiksynthese und Verifikation bei VLSI-Schaltkreisen

VLSI 电路中逻辑综合和验证的高效算法

• 批准号: 5209416
• 负责人: Professor Dr. Bernd Becker
• 金额: --
• 依托单位: Institut für Informatik (IIF)
• 依托单位国家: 德国
• 项目类别: Priority Programmes
• 财政年份: 1995
• 资助国家: 德国
• 起止时间: 1994-12-31 至 2000-12-31
• 项目状态: 已结题
• 来源: https://gepris.dfg.de/gepris/projekt/5209416?language=en
• 关键词: Effiziente; Algorithmen; zur; Logiksynthese; und

Ausgehend von den bereits in den vergangenen Förderperioden erzielten Ergebnissen sollen die Arbeiten mit folgenden Schwerpunkten fortgesetzt bzw. abgeschlossen werden:Logiksynthese: - Zweistufige Realisierungen durch Minimierung von allgemeinen Exclusive Sum of Products (ESOPs)- Mehrstufige Realisierungen unter Verwendung von EXOR als Grundgatter, Integration von ESOPs, exakter Synthese und Transformationen. Verifikation: - Verifikation von (arithmetischen)Schaltungen mit EXOR-basierten, word-level Datenstrukturen- Algorithmen für die sequentielle Verifikation mit dem MORE-Konzept.

由于劳动力在劳动力市场上的竞争，劳动力市场只能由劳动力市场来决定。abgeschlossen韦尔登：逻辑合成：- 通过产品的全部排他性和（ESOP）的最小化实现的两种方法-通过EXOR的基本原理、ESOP的集成、综合和转换实现的方法。验证：- Verifikation von（arithmetischen）Schaltungen mit EXOR-baserten，world-level Datenstrukturen-Schaltungen für die sequentielle Verifikation mit dem MORE-Konzept.