超低損失パワーデバイスを目指したSiCトレンチMOS構造の研究

点击翻译按钮获取中文摘要

本研究では、超低損失パワーMOSトランジスタ実現に向けて、SiCを用いたトレンチMOS構造の電子物性解析と高品質トレンチMOS界面の形成を目的としている。平成18年度は特にトレンチMOS界面におけるチャネル移動度の向上を目指して研究を行った。平成17年度の研究において、基板オフ角([11-20]方向に8度)とトレンチ傾斜角(85度)のため、トレンチ側壁の結晶面が結晶学的な{11-20}面からずれが生じることで(11-20)面と向かい合った(-1-120)面のチャネル移動度が小さくなることを見出していた。それを踏まえ、オフ角をなくすこととトレンチ傾斜角を90度にすることで、チャネル面を結晶学的な{11-20}面に近づけることができると考えた。そこで、オフ角が0.5度以下の基板を用いて90度の側壁をもつトレンチMOSFETを作製した。p型層のアクセプタ密度は、実際のパワーUMOSFETでの使用を考慮し、1x10^<17>cm^<-3>とした。従来の8度オフ基板上に作製したトレンチMOSFETでは(-1-120)面のチャネル移動度は6cm^2/Vsと(11-20)面(30cm^2/Vs)に比べてとても小さい。しかし、低オフ角基板を用いることで(11-20)面で71cm^2/Vs、(-1-120)面で66cm^2/Vsと、ほぼ同程度のチャネル移動度が得られた。特に、8度オフ基板ではチャネル移動度の小さかった(-1-120)面で大幅に向上した。これらの値は、反転型の4H-SiC UMOSFETの報告値の中で最高である。また(1-100)面および(-1100)面では60cm^2/Vsのチャネル移動度であった。これらのことより、高品質トレンチMOS界面を形成するにはトレンチ側壁には結晶学的に{11-20}面からずれの小さい面を用いることが重要であることがわかった。