Timing Assured Incremental Physical Design Methods for Next LSI System
下一代 LSI 系统的时序保证增量物理设计方法
基本信息
- 批准号:22500049
- 负责人:
- 金额:$ 2.83万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Scientific Research (C)
- 财政年份:2010
- 资助国家:日本
- 起止时间:2010 至 2012
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
This research aimed at establishment of a new timing performance prediction method and its assured incremental(partial improvement) physical design system for next generation VLSI system. It established two important techniques: one is a proposal of super-high-speed routing method and its verification for high accuracy timing estimation in a few seconds , the other is a cross-talk timing-error-free detailed routing method and its verification.
本研究旨在为下一代VLSI系统建立一种新的时序性能预测方法及其有保证的增量(部分改进)物理设计体系。建立了两项重要技术:一是超高速路由方法的提出及其验证,用于几秒内的高精度定时估计;二是无串扰定时误差的详细路由方法及其验证。
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
物理設計予測に向けた多端子を扱う超高速配線法の検討
检查处理多个端子的超高速布线方法以进行物理设计预测
- DOI:
- 发表时间:2012
- 期刊:
- 影响因子:0
- 作者:Keita Kaneko;Toshiaki Kitamura;岡村 歩,藤井良弥,豊永昌彦
- 通讯作者:岡村 歩,藤井良弥,豊永昌彦
A Study on the Effectiveness of Crosstalk-Avoiding 1-3
串扰避免有效性研究1-3
- DOI:
- 发表时间:2011
- 期刊:
- 影响因子:0
- 作者:Shunsuke Nakai;Shota Terada;Michiaki Muraoka;Masahiko Toyonaga
- 通讯作者:Masahiko Toyonaga
L型経路を用いた超高速多層配線法
使用L形路径的超高速多层布线方法
- DOI:
- 发表时间:2012
- 期刊:
- 影响因子:0
- 作者:松田稔彦;北村俊明;藤井 良弥,中井 駿介,寺田 翔太,村岡 道明,豊永 昌彦;永山忍;斉藤未来,豊永 昌彦
- 通讯作者:斉藤未来,豊永 昌彦
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
MASAHIKO Toyonaga其他文献
MASAHIKO Toyonaga的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('MASAHIKO Toyonaga', 18)}}的其他基金
Prediction Methods for Physical Properties of Integrated Circuit for Next Generation System Design
下一代系统设计集成电路物理特性的预测方法
- 批准号:
19500046 - 财政年份:2007
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
相似国自然基金
先进MCMM工艺下VLSI性能驱动时钟布线算法研究
- 批准号:62372109
- 批准年份:2023
- 资助金额:50 万元
- 项目类别:面上项目
智能图像信号处理器的多任务一体算法与VLSI架构协同设计
- 批准号:
- 批准年份:2022
- 资助金额:30 万元
- 项目类别:青年科学基金项目
VLSI中与信息网络相关的图优化算法研究
- 批准号:12271259
- 批准年份:2022
- 资助金额:46 万元
- 项目类别:面上项目
先进制程技术下可布线性驱动的VLSI混合高度单元布局研究
- 批准号:
- 批准年份:2021
- 资助金额:30 万元
- 项目类别:青年科学基金项目
基于开关结构的VLSI处理器阵列降阶重构技术研究
- 批准号:62162004
- 批准年份:2021
- 资助金额:36 万元
- 项目类别:地区科学基金项目
基于深度神经网络的高效双目立体匹配算法与VLSI架构协同设计
- 批准号:62004157
- 批准年份:2020
- 资助金额:24.0 万元
- 项目类别:青年科学基金项目
面向边缘端的轻量级实时目标检测网络及VLSI加速方法研究
- 批准号:62002134
- 批准年份:2020
- 资助金额:24.0 万元
- 项目类别:青年科学基金项目
稳定性自主筛选PUF电路建模及VLSI设计关键技术研究
- 批准号:61904125
- 批准年份:2019
- 资助金额:26.0 万元
- 项目类别:青年科学基金项目
先进制程技术下的VLSI混合行高单元布局研究
- 批准号:61977017
- 批准年份:2019
- 资助金额:59.0 万元
- 项目类别:面上项目
面向先进制程的VLSI混合高标准单元布局算法研究
- 批准号:61907024
- 批准年份:2019
- 资助金额:25.0 万元
- 项目类别:青年科学基金项目
相似海外基金
誤り耐性量子計算機の集積化に向けるVLSIデコーダ設計
用于集成容错量子计算机的 VLSI 解码器设计
- 批准号:
24K20755 - 财政年份:2024
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Early-Career Scientists
Conference: SHF: Small: NSF Student Travel Grant for 2024 IEEE VLSI Test Symposium
会议:SHF:小型:2024 年 IEEE VLSI 测试研讨会 NSF 学生旅费补助金
- 批准号:
2334367 - 财政年份:2024
- 资助金额:
$ 2.83万 - 项目类别:
Standard Grant
Hierarchical Geometric Accelerated Optimization, Collision-based Constraint Satisfaction, and Sensitivity Analysis for VLSI Chip Design
VLSI 芯片设计的分层几何加速优化、基于碰撞的约束满足和灵敏度分析
- 批准号:
2307801 - 财政年份:2023
- 资助金额:
$ 2.83万 - 项目类别:
Standard Grant
Collaborative Research: DESC: Type I: Towards Reduce- and Reuse-based Design of VLSI Systems with Heterogeneous Integration
合作研究:DESC:类型 I:采用异构集成实现基于缩减和重用的 VLSI 系统设计
- 批准号:
2324946 - 财政年份:2023
- 资助金额:
$ 2.83万 - 项目类别:
Standard Grant
SHF: Small: A General-purpose Parallel and Heterogeneous Task Graph Computing System for VLSI CAD
SHF:小型:用于 VLSI CAD 的通用并行异构任务图计算系统
- 批准号:
2349141 - 财政年份:2023
- 资助金额:
$ 2.83万 - 项目类别:
Standard Grant
Collaborative Research: DESC: Type I: Towards Reduce- and Reuse-based Design of VLSI Systems with Heterogeneous Integration
合作研究:DESC:类型 I:采用异构集成实现基于缩减和重用的 VLSI 系统设计
- 批准号:
2324945 - 财政年份:2023
- 资助金额:
$ 2.83万 - 项目类别:
Standard Grant
Development Framework of VLSI Circuits and Systems Free from Hardware Trojans
无硬件木马的超大规模集成电路和系统开发框架
- 批准号:
22H04999 - 财政年份:2022
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Scientific Research (S)
SHF: SMALL: End-to-End Global Routing with Reinforcement Learning in VLSI Systems
SHF:小型:VLSI 系统中采用强化学习的端到端全局路由
- 批准号:
2151854 - 财政年份:2022
- 资助金额:
$ 2.83万 - 项目类别:
Continuing Grant
VLSI自動設計技術を応用したMEMS-CMOS混載センサシステムの協調設計技術
应用VLSI自动设计技术的MEMS-CMOS混合传感器系统协同设计技术
- 批准号:
22K11960 - 财政年份:2022
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
光電子ウエハースケールVLSIと光ブローバーの研究
光电晶圆级超大规模集成电路及光学板锤研究
- 批准号:
22K18415 - 财政年份:2022
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Challenging Research (Pioneering)