Effiziente Algorithmen zur Logiksynthese und Verifikation bei VLSI-Schaltkreisen

Ausgehend von den bereits in den verangenen Förderperiden erzielten ergebnissen sollen die arbeiten Folgenden Schwerpenkten fortgesetzt bzw.abgeschlossen wwden：logiksynthes：-Zweistufige Realisierungen duch Minimierung von Allgmeinen Examory Sum of Products(ESOP)-Mehrstufige Realisierungen to Verwendung Von Exor Grundgatter，Endwide von ESOP，Exexter这些and Transformationen。验证：-验证von(Arithmetischen)Schaltungen MIT EXOR-BASSERTEN，Word-Level Datenstrukturen-算法für die Sequentielle Verifikation MIT Dem DEM-Konzept.

Ausgehend von den bereits in den vergangenen Förderperioden erzielten Ergebnissen sollen die Arbeiten mit folgenden Schwerpunkten fortgesetzt bzw. abgeschlossen werden:Logiksynthese: - Zweistufige Realisierungen durch Minimierung von allgemeinen Exclusive Sum of Products (ESOPs)- Mehrstufige Realisierungen unter Verwendung von EXOR als Grundgatter, Integration von ESOPs, exakter Synthese und Transformationen. Verifikation: - Verifikation von (arithmetischen)Schaltungen mit EXOR-basierten, word-level Datenstrukturen- Algorithmen für die sequentielle Verifikation mit dem MORE-Konzept.