Modellierung und Simulation von Chipdesignsystemen

Der Entwurf积分者Schaltongen和von komplexen Prozessen MIT vielen abhänGigkeiten and Unwägbarkeiten geprägt.在芯片设计的过程中，我们已经完成了十个方面的工作，并在输出过程中输入了大量的数据。经常是设计团队Mehrere替代zur Erreichung des Ziels zur Auswahl：Ressourcenwechsel，Umstrukturierung der Arbeitsabfolge等。Aufgrund Kapper Time-to Markets-Fenster and Strenger Budgetrestriktionen ist die Gleichzeitige Verfolgung verschiedener Wege事实上的UNMöglich。我们不会选择另一种形式的产品，也不会使用外推法进行推断。这是一种全新的设计方法，它是一种全新的设计方法，它是一种全新的设计方法。在Wunsch nach einem模拟器中，MIT DEM在植物流动期间将被发现，最终的资源是BZW.-verschwendungen Sowie mögliche Engpäse zu erkennen.这是一个非常重要的概念，也是最重要的概念之一。Dazu Sollen在Einem ersten Schritt TeilModel le entwickelt Wie Z.B.EDA1-Werkzeuge，Rechner，Menschen等芯片设计系统中，嗯，嗯，Komponenten eines，Eie Z.B.EDA1-Werkzeuge，Rechner，Menschen等。在Einem Zweiten Schritt Sollen die entwickelten Teildelle zu einem Gesamtmodell zusammengefst和Einem Simulator AusgefüHRT中。在我看来，这是一件很重要的事情，因为这件事发生了很多。

Der Entwurf integrierter Schaltungen ist von komplexen Prozessen mit vielen Abhängigkeiten und Unwägbarkeiten geprägt. Der Chipdesignprozess kann, ähnlich wie andere Prozesse, als Abfolge von Aktivitäten angesehen werden, die Inputfaktoren wertschöpfend unter Ge- und Verbrauch von Ressourcen in Outputfaktoren transformieren. Oft stehen einem Designteam mehrere Alternativen zur Erreichung des Ziels zur Auswahl: Ressourcenwechsel, Umstrukturierung der Arbeitsabfolge, etc. Aufgrund knapper Time-tomarket- Fenster und strenger Budgetrestriktionen ist die gleichzeitige Verfolgung verschiedener Wege de facto unmöglich. Durch die mangelnden Vorhersagemöglichkeiten wird die Entscheidung für einen der verschiedenen Wege nicht durch Bewertung der einzelnen Alternativen hinsichtlich ihrer Produktivität und Kosten getroffen, sondern sie ist durch Schätzungen und Extrapolation aus der Vergangenheit vorgegeben. Für Planungsentscheidungen ist es deshalb notwendig, Werkzeuge zur Verfügung zu stellen, die Designteams dabei unterstützen, objektiv und transparent das geplante Vorhaben im Vorfeld zu bewerten. Insbesondere der Wunsch nach einem Simulator wird immer größer, mit dem ein geplanter Flow durchlaufen werden kann, um eventuelle Ressourcenüberlastungen bzw. -verschwendungen sowie mögliche Engpässe zu erkennen. Ziel dieses Forschungsprojekts ist es, einen geplanten Design-Flow zu simulieren, um im Voraus Engpässe zu erkennen und What-If-Analysen zu ermöglichen. Dazu sollen in einem ersten Schritt Teilmodelle entwickelt werden, um die Komponenten eines Chipdesignsystems wie z.B. EDA1-Werkzeuge, Rechner, Menschen, etc. abzubilden und formal zu beschreiben. In einem zweiten Schritt sollen die entwickelten Teilmodelle zu einem Gesamtmodell zusammengefasst und in einem Simulator ausgeführt werden. Der Ansatz soll Arbeitsschritte abbilden, Ressourcen beschreiben und Aktivitäten zuordnen, um damit den Flow zu simulieren sowie Kosten abschätzen.