Analysis and optimization of parametric yield for low-power circuits

Das beantragte Projekt befaßt sich mit Ausbeuteanalysis und robustem Entwurf von verlustleistungsarmen Schaltungen für die Informationsverarbeitung.新版本的Schaltungskonzepte和屏幕韦尔登sich努尔durchsetzen，当它与数字CMOS Schaltunggen一起使用时，它将韦尔登。它的主要特点是参数化，并在CMOS-Schaltungen的非线性设计机制中实现其功能。在该beantragten Forschungsvorhaben sollen die maßgeblichen Ausbeutekriterien ermittelt韦尔登，die quantitativen Abhängigkeiten in einer für den Entwurf nutzbaren Form angegeben and technologische Maßnahmen zur Erhöhung der Ausbeute vorgeschlagen韦尔登. Für Schaltungen sollen eine Bibliothek von robusten Schaltungsprimitiven entworfen und Schaltungen für den ausbeutefreundlichen Entwurf ausgearbeitet韦尔登.该方法是一种通过对过程、过程和过程进行模拟的综合测试来测试过程和过程的特性的实验方法。Gemeinsam mit Verbal partnern soll damit eine übergreifestant Optimierung bis zur musmen- und Architekturebene ermöglicht und an größeren Testvehikeln demonstrert韦尔登.

Das beantragte Projekt befaßt sich mit Ausbeuteanalyse und robustem Entwurf von verlustleistungsarmen Schaltungen für die Informationsverarbeitung. Neue verlustleistungssparende Schaltungskonzepte und Algorithmen werden sich nur dann durchsetzen, wenn sich mit vergleichbarer Ausbeute wie digitale CMOS-Schaltungen hergestellt werden können. Sie sind jedoch prinzipiell empfindlicher gegenüber Parameterschwankungen und haben aufgrund ihrer Funktionsweise im Vergleich zu CMOS-Schaltungen unterschiedliche Ausfallmechanismen. In dem beantragten Forschungsvorhaben sollen die maßgeblichen Ausbeutekriterien ermittelt werden, die quantitativen Abhängigkeiten in einer für den Entwurf nutzbaren Form angegeben und technologische Maßnahmen zur Erhöhung der Ausbeute vorgeschlagen werden. Für adiabatische Schaltungen sollen eine Bibliothek von robusten Schaltungsprimitiven entworfen und Strategien für den ausbeutefreundlichen Entwurf ausgearbeitet werden. Die eingesetzten Methoden sind experimentelle Charakterisierung von Bauelementen und Grundschaltungen mit integrierten Testanforderungen sowie Simulationen auf der Prozeß-, Bauelemente- und Schaltungsebene. Gemeinsam mit Verbundpartnern soll damit eine übergreifende Optimierung bis zur Algorithmen- und Architekturebene ermöglicht und an größeren Testvehikeln demonstriert werden.