Multiple-Valued Reconfigurable VLSI Based on Adaptively Autonomous Operation

基于自适应自主操作的多值可重构VLSI

• 批准号: 23656230
• 负责人: KAMEYAMA Michitaka
• 金额: $ 2.41万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Challenging Exploratory Research
• 财政年份: 2011
• 资助国家: 日本
• 起止时间: 2011 至 2012
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-23656230/
• 关键词: 電流モード多値集積回路; 差動対回路; 電流源制御; リコンフィギャラブル VLSI; パケット転送制御; コンフィグレーションメモリ; X ネット; リコンフィギャラブルVLSI; Ｘネット; 多値集積回路; 電流モード集積回路; パワーゲーティング

A fine-grain multiple-valued reconfigurable VLSI architecture using multiple-valued differential-pair circuits is developed to achieve very high-performance and low- power operations. Multiple-valued signaling is utilized to implement a compact switch block, where multiple-valued signals such as “0", “1", "2" and “3" are transmitted in one line. Also, an autonomous power gating scheme is introduced using two techniques. One is a current-source control based on valid data signal detection. The other is a current-source control such that current sources are turned off within a clock cycle after a logic operation completion signal is detected. Moreover, a register-transfer-level packet routing scheme is introduced to reduce a configuration memory size of a dynamically reconfigurable processor. The register-transfer-driven concept makes the configuration memory size very small, because packets are not required to be provided at all the clock cycles.

提出了一种采用多值差分对电路的细粒度多值可重构VLSI结构，以实现高性能和低功耗的运算。多值信令用于实现紧凑的开关块，其中“0”、“1”、“2”和“3”等多值信号在一条线路中传输。此外，还介绍了一种采用两种技术的自主功率门控方案。一种是基于有效数据信号检测的电流源控制。另一个是电流源控制，使得电流源在检测到逻辑操作完成信号后的一个时钟周期内被关断。此外，为了减少动态可重构处理器的配置内存大小，引入了一种寄存器-传输级分组路由方案。寄存器传输驱动的概念使得配置内存的大小非常小，因为不需要在所有时钟周期提供数据包。

项目成果

Current-Source-Sharing Differential-Pair Circuits for a Low-Power Fine-Grain Reconfigurable VLSI Architecture

适用于低功耗细粒度可重构 VLSI 架构的电流源共享差分对电路

• DOI: 10.1109/ismvl.2012.13
• 发表时间: 2012
• 期刊: Proceedings of 2012 IEEE International Symposium on Multiple-Valued Logic
• 作者: Yuusuke Yamaguchi;Yoshinori Tatematsu;Teruo Saito;Ryosuke Ikeda;Jagadish C Mudiganti;Isamu Ogawa and Toshitaka Idehara;Xu Bai and Michitaka Kameyama
• 通讯作者: Xu Bai and Michitaka Kameyama

入力到来とクロックサイクル内論理演算完了の検出に基づく低電力多値リコンフィギャラブルVLSIの自律電流源制御

基于时钟周期内输入到达和逻辑操作完成检测的低功耗多级可重构VLSI自主电流源控制

• 发表时间: 2011
• 作者: Teruo SAITO;Shinya OGASAWARA;Naoki YAMADA;Shinji IKEUCHI;Yoshinori TATEMATSU;Ryosuke IKEDA;Isamu OGAWA and Vladimir N. MANUILOV;藤岡周与,亀山充隆;Yuusuke Yamaguchi;白旭,亀山充隆;木皿祥吾,亀山充隆;Teruo Saito;藤岡与周,瀧沢翔,亀山充隆;Teruo Saito;木皿祥吾,亀山充隆
• 通讯作者: 木皿祥吾,亀山充隆

多値スイッチブロックと2値論理演算モジュールから構成されるビットシリアルリコンフィギャラブルVLSI

由多值开关块和二进制逻辑运算模块组成的位串行可重构VLSI

• 发表时间: 2011
• 作者: Teruo SAITO;Shinya OGASAWARA;Naoki YAMADA;Shinji IKEUCHI;Yoshinori TATEMATSU;Ryosuke IKEDA;Isamu OGAWA and Vladimir N. MANUILOV;藤岡周与,亀山充隆;Yuusuke Yamaguchi;白旭,亀山充隆;木皿祥吾,亀山充隆;Teruo Saito;藤岡与周,瀧沢翔,亀山充隆;Teruo Saito;木皿祥吾,亀山充隆;白旭,亀山充隆
• 通讯作者: 白旭,亀山充隆

コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成

基于数据包转发的动态可重新配置 VLSI 处理器配置，旨在减少配置内存大小

• 发表时间: 2012
• 作者: Teruo SAITO;Shinya OGASAWARA;Naoki YAMADA;Shinji IKEUCHI;Yoshinori TATEMATSU;Ryosuke IKEDA;Isamu OGAWA and Vladimir N. MANUILOV;藤岡周与,亀山充隆
• 通讯作者: 藤岡周与,亀山充隆

Prospects of Post-Binary ULSI Systems and Novel Reconfigurable VLSI Architectures

后二进制 ULSI 系统和新型可重构 VLSI 架构的前景

• 发表时间: 2011
• 作者: Yuusuke YAMAGUCHI;Yoshinori TATEMATSU;Teruo SAITO;Ryosuke IKEDA;Jagadish C. MUDIGANTI;Isamu OGAWA and Toshitaka IDEHARA;Michitaka Kameyama;Michitaka Kameyama
• 通讯作者: Michitaka Kameyama