高速通信用包囲ゲート型シリコンナノロッドトランジスタの研究

点击翻译按钮获取中文摘要

Synopsys Sentaurusを用いたシミュレーションの結果、金を触媒としてVLSCVD法でSiナノワイヤを成長することにした。成長基板温度、反応管圧力、堆積時間などの条件の最適化を行った。トランジスタの作製に当たっては、まず基板上にマーカーをパターニングして、次にナノワイヤ分散液を塗布し、SEM観測によりナノワイヤの位置を決定してから、次の電子ビーム露光ステップでナノワイヤに電極を形成した。デバイスプロセス開発の途中では多くの試行錯誤を繰り返した。特に困難であったのは、ナノピラー（ナノロッド）を包囲するゲート電極が、ソース電極とドレイン電極に接触しないよう、電気的に絶縁することであった。また、細いナノピラーの上部に金属電極を接触させることも困難を極めた。量子効果を発現するために散乱の少ない、低不純物濃度の基板を採用したが、上部電極との接触が良くなかったので、最終的なプロセスではポリシリコン膜を形成して、コンタクトの性能向上を図った。ピラー形成に当たっては、平滑な表面のピラーにするため、PMMAレジストだけでは無く、チタンと金の2層ハードマスクを採用した。ゲートの形成については、ソース・ドレイン電極と絶縁する必要があるため、まず、高誘電率のAl2O3層をALD法で形成した。ゲート電極としては上部電極との分離を行うため酸化膜を作ることができるチタンを用いた。ゲート電極の上に、金のボンディングパッドを電子ビーム露光後術と蒸着法で形成した。後に再びAl2O3層をALD法で形成することにより、上部電極との絶縁が可能になる。最後のステップでピラーの上部に電極を形成するが、これは困難を極め、何度も設計の変更を行った。最終的な方法は、電子ビーム露光により、上部電極の位置を決定した。45度傾けた熱蒸着法を用いて、ゲート電極からは分離された上部電極の形成に成功した。電気特性の測定により、ゲート電極の分離に成功していることがわかった。