高速通信用包囲ゲート型シリコンナノロッドトランジスタの研究

高速通信用封闭栅硅纳米棒晶体管的研究

• 批准号: 14F04797
• 负责人: 小田 俊理
• 金额: $ 1.47万
• 依托单位: Tokyo Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2014
• 资助国家: 日本
• 起止时间: 2014-04-25 至 2017-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-14F04797/
• 关键词: 包囲ゲート; ナノワイヤトランジスタ; 電子ビーム露光; シリコンナノピラー; ゲート包囲型トランジスタ; シリコンナノロッド; トランジスタ

Synopsys Sentaurusを用いたシミュレーションの結果、金を触媒としてVLSCVD法でSiナノワイヤを成長することにした。成長基板温度、反応管圧力、堆積時間などの条件の最適化を行った。トランジスタの作製に当たっては、まず基板上にマーカーをパターニングして、次にナノワイヤ分散液を塗布し、SEM観測によりナノワイヤの位置を決定してから、次の電子ビーム露光ステップでナノワイヤに電極を形成した。デバイスプロセス開発の途中では多くの試行錯誤を繰り返した。特に困難であったのは、ナノピラー（ナノロッド）を包囲するゲート電極が、ソース電極とドレイン電極に接触しないよう、電気的に絶縁することであった。また、細いナノピラーの上部に金属電極を接触させることも困難を極めた。量子効果を発現するために散乱の少ない、低不純物濃度の基板を採用したが、上部電極との接触が良くなかったので、最終的なプロセスではポリシリコン膜を形成して、コンタクトの性能向上を図った。ピラー形成に当たっては、平滑な表面のピラーにするため、PMMAレジストだけでは無く、チタンと金の2層ハードマスクを採用した。ゲートの形成については、ソース・ドレイン電極と絶縁する必要があるため、まず、高誘電率のAl2O3層をALD法で形成した。ゲート電極としては上部電極との分離を行うため酸化膜を作ることができるチタンを用いた。ゲート電極の上に、金のボンディングパッドを電子ビーム露光後術と蒸着法で形成した。後に再びAl2O3層をALD法で形成することにより、上部電極との絶縁が可能になる。最後のステップでピラーの上部に電極を形成するが、これは困難を極め、何度も設計の変更を行った。最終的な方法は、電子ビーム露光により、上部電極の位置を決定した。45度傾けた熱蒸着法を用いて、ゲート電極からは分離された上部電極の形成に成功した。電気特性の測定により、ゲート電極の分離に成功していることがわかった。

Synopsys Sentaurus is the catalyst for growth. Optimization of growth substrate temperature, reaction tube pressure, deposition time, etc. When the substrate is coated with the dispersion solution, the SEM measurement determines the position of the substrate. There are a lot of trial errors on the way to development. It is particularly difficult to maintain contact between electrodes and electrodes, and to maintain contact between electrodes and electrodes. The metal electrode on the top of the metal electrode is difficult to contact. The quantum effect is to reduce the amount of impurities in the substrate, to improve the contact quality of the upper electrode, to form a thin film, and to improve the performance of the substrate. When the surface is smooth, the PMMA surface is smooth, and the metal surface is smooth. The formation of the Al2O3 layer with high dielectric constant is necessary for the formation of the Al2O3 layer. The upper electrode is separated from the lower electrode. The upper electrode, the lower electrode, the upper electrode, the upper electrode, the lower electrode, the upper electrode, the upper electrode, the lower electrode, the upper electrode, the upper electrode, the lower electrode, the upper electrode, the lower After the formation of the Al2O3 layer ALD method, the upper electrode and the insulating layer may be formed. Finally, the upper electrode of the first step is formed, the second step is difficult, and the third step is designed The final method is to determine the position of the upper electrode and the position of the electron beam. 45 ° C thermal evaporation method was used to separate the upper electrode from the lower electrode. The measurement of electrical characteristics and the separation of electrodes are successful.

项目成果

Nanoscale Silicon Devices

纳米级硅器件

• 发表时间: 2016
• 作者: M. Maekawa;J. O. Tenorio-Pearl;E. D. Herbschleb;Y. Yamaoka;T. Kodera;S. Oda;Yutaro Yamamoto・Sumito Tokuji・Takayuki Tanaka・Hideki Yorimitsu・Atsuhiro Osuka;Shunri Oda and David K. Ferry
• 通讯作者: Shunri Oda and David K. Ferry

ケンブリッジ大学/日立ケンブリッジ研究所(英国)

剑桥大学/日立剑桥研究所（英国）

Quantum dot devices: technology vehicles for nanoscale physics and paths for future applications

量子点器件：纳米物理的技术载体和未来应用的路径

• 发表时间: 2016
• 作者: 前川 未知瑠;テノリオぺルル ハイメ;ヘルブスレブ エルンスト;山岡 裕;小寺 哲夫;小田 俊理;Kei Murakami・Yutaro Yamamoto・Hideki Yorimitsu・Atsuhiro Osuka;S. Oda
• 通讯作者: S. Oda

Controlling the asymmetric line-shape of charge-trapped induced resonances in a single quantum dot

控制单个量子点中电荷俘获感应共振的不对称线形

• 发表时间: 2016
• 作者: Michiru Maekawa;Jaime Tenorio-Pearl;Ernst Herbschleb;Yu Yamaoka;Tetsuo Kodera;Shunri Oda
• 通讯作者: Shunri Oda

シリコン量子ドットにおける表面酸化膜中電荷のコヒーレンス効果

硅量子点表面氧化膜电荷的相干效应

• 发表时间: 2016
• 作者: 前川 未知瑠;テノリオぺルル ハイメ;ヘルブスレブ エルンスト;山岡 裕;小寺 哲夫;小田 俊理
• 通讯作者: 小田 俊理